DSPの誕生とその発展(後編)

The Advent of DSP and Its Growth in Human Society

西谷 隆夫 Takao NISHITANI

今回の「技術の原点」は、DSP (Digital Signal Processor: 信号処理プロセッサ) の発明者の一人として世界的に認知されている西谷隆夫先生によるDSP黎明期から現在までの発展についての後編です。(前編: <http://w2.gakkai-web.net/gakkai/ieice/vol4.html>) 後編では、DSPの市場が拡大するにつれ、非技術的な競争が支配的になっていく現在までの状況、及び、今後の発展について論じて頂いています。前編に引き続き、数々のイノベーションについての、興味深いエピソードをお楽しみ下さい。(編集委員会)

(前編からつづく)

6. TI社の初代DSPの登場とNECの内 部事情

まず、これから述べるTI社の状況は、私の個人的な見方であることをお断りしておく。先に述べたようにベル研究所とNECのDSPに関する発表から2年遅れてTI社から彼らのDSPであるTMS32010⁽¹⁷⁾の発表があった。その後の信号処理に関する国際会議ICASSPの展示状況から判断すると1983年までは販売を開始していなかったようである。ただし、TI社のブースではDSPの分厚いマニュアルを積極的に配っており、TI社のDSPソフトウェアを開発するサードパーティブースもTI社がサポートする形で並んでいた。これらのブースも黒山の人だかりであった。ちょうどIntel社が最初の4ビットマイコンを宣伝していた時代をほうふつさせるような光景である。マイクロコンピュータの開発者M. E. Hoff氏が京都賞受賞の折、「設計依頼会社のビジコンがIntelにマイクロコンピュータの販売権を譲った時点では、こんなカリキュレータ用の汎用チップを売り出すべきかどうか迷っていた。しかし、TI社から来たセールスマネージャがIntel程度の小さい会社(当時は小さかった)がやるビジネスにはちょうどいいのだといって発売を決定した」と述べていたが、これらの判断に基づく成功を見ると、つくづくTI社がセールス関連で培った戦略的発売の英知に感心する。このあたりはベル研究所やNECと対照的である。ベル研究所は外販が目的ではないので宣伝しないのは当然として、NECがそれほど積

極的な売出し方をしなかったのはそのような新製品の発売経験がなかったことと、このような大規模な宣伝をすると当時の米国法人であるNECマイクロコンピュータズの担当者が対応しきれないと感じたのが本音ではないかと思う。国際会議でのTI社の動きを社内にレポートしても半導体部門の方々からは「すごいね」という反応しか帰ってこなかった。

それではなぜNECはTI社のようにDSPに本腰を入れなかったかを、研究所にいた私の観測から述べてみたい。第1の要因は既に述べたように、独走期間中の宣伝不足などもありマーケットが爆発しなかったことである。第2には、もっと大きな野望を半導体事業部は持っていたためだと思っている。次期32ビットパソコン用マイクロプロセッサをNECが一手に世界へ供給しようというプロジェクトである。32ビットプロセッサであるから、当時のコンピュータ事業部とも競合する。また、当時絶好調だったPC98を扱っているパーソナルコンピュータ事業部も、IntelやMicrosoftと共同で事業を進めていたため、利害が相反する。社内的には種々の問題を抱えながら、世界中にマイクロプロセッサを供給する野望を着実に進めたのがオリジナルマイクロプロセッサV60の開発プロジェクトである。このような戦略に至ったのは、Intel社のマイクロプロセッサと同じ命令セットで動作するチップは権利の侵害に当たるかどうかでIntel社と争った裁判のためである。この裁判の和解以降、NECはIntel社製マイクロコンピュータとの互換路線を捨てた。よってマイクロコンピュータを大きな事業に発展させるには、パソコン用マイクロプロセッサを取りにいきたいと考えるのは当然だった。また、「Chip-of-the-Year」作戦で作ったチップがすべて良い評判をとったことなどから、「良いものを作れば良い結果が得られる」という自信を持ったことも一因であると思う。当時の私はフロッピーディスクコントローラやDSP及びグラフィックチップなどマイクロセッサとともに使う周辺半導体分野の成功路線の延長で半導体事業部は業績を上げるべきだと思っていた。しかし、今になって過去を振り返ると半導体事業部の決意のすごさに感服する。コンピュータ関連事業では過去のソフトウェア遺産を引き継ぐことが重要とされているが、半導体事業部門の主張は、「これはマイクロコンピュータであり、過去にはこだわらない」という姿勢を貫き、オペレーティングシステムとして国産OSのB-トロンも選択肢に入れた開発だったようである。

西谷隆夫 正員：フェロー 首都大学東京システムデザイン学部
Takao NISHITANI, Fellow (The Department of System Design, Tokyo Metropolitan University, Hino-shi, 191-0065 Japan).
Fundamentals Review Vol.2 No.1 pp. 09-21 2008年7月

結局、32ビットマイクロプロセッサの製品化が遅れたために、この野心はかなわなかった。「良いものでもタイミングを逸すると成功しない」ということでもある。内部仕様書や外部仕様書を決定するところで関連事業部門との調整などにも時間がとられたものとする。この経験以降、半導体事業部は世界に通用するMIPSアーキテクチャを積極的に取り込んでマーケットの拡大を進めることになる。ただし、NEC独自のVシリーズマイコンはその後も信号処理とRISCの融合を図りつつ活動範囲を伸ばしていく戦略に変えたようである。現在は私の目から見ると初代DSPに似たV850が好調である。信号処理機能を取り込んだRISCチップである。

事業を伸ばすという点では、DSPという新しい分野を活用してマイクロプロセッサ関連を伸ばす方法を取るのも一法である。しかしNECの半導体事業部はその方法は取らなかった。Intel社に対抗できるマイクロプロセッサのマーケットを急いで獲得したかったということであろう。これに対して、TI社も当時からマイクロプロセッサのビジネスを行っていたが、DSPをうまく活用してこの分野を獲得していったと考える。そのために、アーキテクチャやC言語コンパイラなど、マイコンのユーザがDSPを受け入れやすくことを意識した技術開発がされていたように思われる。

登場したTI社のDSPはアーキテクチャ的に目新しいものではなく、むしろ乗算器の入ったマイコンそのものであった。つまり、マイクロプロセッサの延長線上の製品としてとらえていた。確かにTI社のDSPにも16×16ビット乗算器が組み込まれており、この乗算器と32ビットALUの組合せで積を累算する機能がある。ただし、乗算器に対して同時に乗数と被乗数の設定はできない。異なった係数を用いて新しいデータとの乗算を行ってフィルタリングするような構造を取る場合には、乗算器を常時動作させることはできない。工夫した点は乗算器とともに16ビットパレルシフタを付けたことで、これもADPCM標準化の演算精度に苦しめられた私から見ると、シフタを2¹の乗算代わりに使うのだという意識があったぐらいである。汎用マイコンのように内部メモリにプログラムとデータを格納できるが、細かい点はDSPの特徴を持っており、命令読出しとデータアクセスが同時にできる。ハーバードアーキテクチャとして宣伝することになるが、それより先に現れていたDSPではマイクロプログラミングの機能として実現していた。また、RISCとは異なり累算器方式を採用しており、レジスタファイルはない。アーキテクチャ的な強化は少ないが、先行2社に比べて命令サイクルは5M/sと少し高く設定した。逆にこの速度を達成するために外部から20MHzのクロックを供給することが必要で、これを4相に分けて使っていたようである。1985年にはTI社のDSPでADPCMを作った報告⁽²⁷⁾がSouth Florida大学からあったが、CCITT標準方式のような演算形式までは合わせていない。ボードに18MHzのクロックと外部メモリやアナログインタフェース回路など種々の回路が必要であり、図8(前編を参照)で示したDSP化ADPCMボードの数倍の大きさになっている。TI社のDSPを動かすためにはかなりの力

作ボードを作る必要があったようである。

TI社が一貫して述べているのは「C言語でプログラムできる」ことである。当時のマイコンはC言語コンパイラを用意することが多く、一般ユーザは機械語やアセンブラ言語などに苦勞するより、高級言語のC言語を利用する風潮が高くなってきていた。ここに演算能力の高いC言語動作可能なDSPを導入することで、当時でも数多くいたマイコンのソフトウェア技術者をDSPユーザに誘導する方法である。一般的なマイコンの場合は高級言語のコンパイラに任せて機械語に翻訳させても、人手による細かい最適化アセンブラとの差は大幅には発生しない。C言語命令の現れてくる順番にシーケンシャルに翻訳するだけでよい。しかし、DSPには並列に実行できる部分が多い。このため、性能を発揮するには機械的な翻訳だけでは不十分で、アーキテクチャに依存した命令実行順序の並び替えや、並列に実行できる複数の命令をまとめて一つにするなどの工夫が必要である。このため、C言語でプログラムを始めた技術者も苦勞したのではないかと思うが、工夫することで普通のマイコンでは得られない高機能タスクを実現できる。そこが技術者の腕の見せ所にもなる。

つまり、DSPのアーキテクチャが簡単であったため、C言語でのパフォーマンスに満足できない場合は、コンパイル後のアセンブラプログラムに対して技術者がアセンブラレベルのままで簡単に変更できる。今考えれば、「クロックを多少高くとり、簡単にプログラムするところまではコンパイラに任せる。演算速度に満足できなければユーザ、もしくはサードパーティに工夫を任せる」というユーザ任せの戦略が多品種少量生産向けの応用分野を育成した。この方法は同じマイコンというLSIを大量に作ってLSI自体を安価にし、ソフトウェアでユーザの必要とする機能をその上で実現するマイコン的アプローチであり、かつての上司が「DSPは多品種少量生産向き」と言ったことと合致する。多品種少量生産の分野であるから個々のユーザのスキルに期待せずに、多くのユーザを取り込む工夫が必要である。また、多品種少量生産向けの応用を実行するための華々しい宣伝活動をする必要がある。TI社的高级言語CによるDSPは「乗算器付きマイコンを作ったので、信号処理に関しては余り慣れていない人でもプログラムできますよ」ということで、一般のマイコンソフトウェアを開発していた人たちに抵抗なくDSPを受け入れさせた。これで応用分野も広がったと考えるのは、TI社が盛んに宣伝していた分野がモータ制御であったからである。この分野は応用に応じて異なったソフトウェアを必要とするのであろう。事実、その当時NECの半導体マーケットでTI社のDSPに奪われたと報告があったのは、低価格の組込み用マイクロプロセッサのみであったようだ。当時の乗算器を持たない組込みマイコンを用いてソフトウェアによる乗算プログラムを動かす手間を考えれば、ちょっとした乗算が必要であっても乗算器が内蔵されているDSPの方を使いたいと思った技術者たちも多いのではないか。TI社のDSPが高い演算能力を持ち始めるのは1980年代後半から1990年代

に入ってからのことになる。

余談ではあるが、なぜC言語の効率がDSPでは悪いかをもう少し説明しておきたい。パソコンなどで走るC言語からでも一応DSP用にコンパイルしたい。すると、結果もパソコンで走らせたプログラムと同等のものが欲しい。PC用のC言語プログラムでは演算はすべて倍長演算になっている。初等関数を使う演算の場合はもっと悲惨で、ニュートン法などの浮動小数点演算向きの近似計算法を使うことになることが多い。これを固定小数点のDSPでエミュレートするのは演算速度や効率には上がらない。固定小数点用のC言語に切り換えると高速化できるものの、内部メモリはキャッシュとして扱われ、配列などを定義すると外部メモリに置かれる。チップ内に閉じたコンパイルができればうれしいが、コンパイラを顧客に配布するとなるとなかなかそうはいかない。結局、想像以上にコンパイル結果は悪くなる。DSPの種類は違うが、このあたりの問題を扱ったものとして文献(28)がある。アセンブラで書く場合の100倍も冗長なプログラムになるとの報告である。

ただし、最近のDSP用の固定小数点演算向けC言語コンパイラはかなり良くなってきている。一度コンパイルしたら、最適化と称する別プログラムでターゲットのDSPアーキテクチャに依存するコードに合わせ込む。ソフトウェアパイプラインとカループアンローリングと呼ばれるループ処理演算のソフトウェア技法なども取り込むことで不要コードを極力排除し、効率を上げている。最近のDSPのプログラム開発はC言語を用いて開発をスタートさせることが多い。これは、DSPのアーキテクチャが複雑になってきたため、プログラムを最初からアセンブラを使って書く気が起こらないことも原因である。コンパイラで予想以上に時間のかかる部分は、最初のC言語プログラムに立ち返って、時間のかかるC言語プログラムの部分を等価なC言語プログラムで書き換えてコンパイルし直す。どうにも高速化の改良ができない場合はアセンブラによる修正を行っているようである。

7. 浮動小数点DSP

再びベル研究所とNECは第2世代とも言うべき浮動小数点DSPで張り合うことになる。先手を取ったのはベル研究所で、1985年にnMOS技術による32ビットのDSP-32⁽²⁹⁾を、また、NECは1986年にCMOS技術による32ビットの μ PD77230⁽³⁰⁾を発表した。1986年の発表というのは私たちにとって重要な意味がある。この浮動小数点DSPを1986年に日本で行われた信号処理に関する国際会議ICASSP'86に動態展示したいというもろみがあった。世界中から2,000人ほどの研究者が東京の京王プラザホテルに集まるが、この機会に信号処理の研究者に「DSPのNEC」を宣伝したかったわけである。TI社のICASSPにおける派手な宣伝に圧倒されていた私たちのささやかな抵抗であった。準備は怠りなく、展示ブースを借り、動作中の例と

図11 浮動小数点DSP： μ PD77230

してMITのLim教授のアルゴリズムを彼の名前を付けてポスター展示し、そのプログラムを浮動小数点DSPで走らせた。偶然に合わせたLim教授がそれに気づき、見学していた皆さんに彼のアルゴリズムの説明を開始するほどで、計画以上の成果であった。残念ながらブースは一つだけで、TI社が毎年ICASSPで行っているような複数ブースでの展開ではなかった。偶然に訪れた人が見る程度の小さなブースである。

図11がNECの μ PD77230である。このプロセッサでは図12に示す2種類の浮動小数点形式を用意している。第1はメモリや乗算器で用いる32ビット浮動小数点形式であり、第2は55ビット浮動小数点形式で乗算結果と加算器に用いる。浮動小数点形式は数値 x を

$$x = m \times 2^e \quad (1)$$

という形式で表すことであり、図12の32ビット形式で説明すると仮数部(Mantissa:式(1)の m)は24ビットで表された0.5以上1未満の固定小数点で、また、指数部

図12 浮動小数点フォーマット 32ビット形式はメモリ格納時55ビット形式は累算器形式

(Exponent: 式(1)のe)は8ビットの2進数で表したものである。図11の演算部において二つの浮動小数点乗算を考えると、仮数の乗算結果は24×24ビットの乗算となり、48ビットの積を得るが2ビット続く正負符号ビットを1ビットに節約すると47ビットになる。これに指数の8ビット同士を加算して積の指数部8ビットを得る。つまり、先ほどの47ビットの仮数部と指数部の8ビットを合わせた55ビットが浮動小数点の積の形式となり、これが図12の55ビット表現である。乗算器を使いやすくするためメモリはRAMO/1と独立なメモリを二つ用いる構成にした。メモリアドレス生成回路は、FFTの処理に最適な構成にしている。また、ベル研究所とNECの浮動小数点DSPでは、双方とも浮動小数点形式として広範に用いられているIEEE規格にはなっていない。IEEE規格は指数部オーバーフローやアンダーフローに種々の例外処理を規定した演算形式である。DSPでは演算回路を簡単にしてチップ当りの信号処理能力を重視したいため、この辺りを簡略化した結果である。これで、命令サイクルは2倍弱に向上させることができた。第1世代では250ナノ秒で1命令を実行していたが、浮動小数点演算DSPでは150ナノ秒に短縮した。

ベル研究所とNECが浮動小数点DSPの開発に踏み切った理由は、多分双方ともADPCMにおける固定小数点DSPのプログラミングの煩わしさからユーザを開放したいと考えたことにも由来しよう。特にソフトウェアでデータ変数を固定小数点形式で扱う場合、小数点位置をどこに置くべきかは難しい問題で、ダイナミックレンジ(数値の取り得る範囲)と演算精度(小数点以下の精度で量子化ノイズが決まる)を同時に考慮しなければならない。これが単にプログラムの流れを制御するだけでなく、出来上がったソフトウェアの性能を決定するため、DSPのプログラミングを一層難しくしている。一般ユーザに使えるようにするには浮動小数点しかないという両者とも考えたことが一因である。

ただし、市場には第1世代DSPも健在である。また、後述するが浮動小数点DSPをファミリー展開した固定小数点DSPも出てきたため、浮動小数点DSPのビジネスは苦しいものになった。音声処理をターゲットにして誕生したDSPを32ビット浮動小数点化したのだが、音声関連の研究で浮動小数点DSPが大活躍したという報告は余り聞いている。組込み用途でも工夫して固定小数点でアプリケーションを開発していたようだ。固定小数点DSPを使えば浮動小数点DSPより安価になるためである。つまり、16ビット固定小数点DSPにおける倍精度演算の精度である32ビットもあれば当時の音声処理には十分で、浮動小数点演算のような広いダイナミックレンジは必要なかったということである。

もう一つの原因は、浮動小数点DSPのシステム自体が大規模になったことがある。この大規模なプロセッサを効率良く動作させるには、いろいろのフラグを動的に、また、適切に設定しなければならない。このため、第1世代のDSPと異なって、浮動小数点プロセッサのアセンブラを効率良く書けるようになるまでには相当量の学習が必要となる。学習し

てしまえば問題はないが、余り使わないフラグ設定のタイミングなどはユーザズマニュアルでチェックすることも必要となる。このことが原因で、浮動小数点DSPは、第1世代のDSPを知っている方々から、図体は大きいけど小回りが利かないという意味で「戦艦大和」というニックネームで呼ばれていたようだ。

ダイナミックレンジや小数点位置に注意を払わなくてよい今回の浮動小数点DSPの使いやすさを際立たせるため、研究所の私たちも高級言語を検討した。C言語の効率が悪いというわさも聞いていたので、専用言語を開発しようとした。当時UCB(カリフォルニア大学バークレー校)で研究を行っていたE. Lee教授のPtolemyシステムを手本にして、ブロック図を描くとアセンブラプログラムができるようなブロック図言語⁽³²⁾に着手した。ちょうど、現在のMathworks社のMATLAB、Simulinkと同じようなものをイメージしていた。前述したように浮動小数点SDPには音声関係の信号処理には余り使われなかったため、画像や大量のスペクトル情報を外部へ取り出す応用に進めようとした。しかし、このような応用には音声データ用のI/Oポートは不向きであった。内部メモリと外部メモリのインタフェースに苦勞が集中し、高級言語本体より、入出力フォーマット変換で音をあげた。このためこの研究は中断させるよりほかなかった。Simulinkを見るたびに、当時の開発をもう一押しできなかったことが悔やまれる。

第2世代DSPの開発にあたって、事業部は第1世代DSPに関する顧客ヒアリングを行っていた。その結果から、レーダ等の計測信号処理には浮動小数点プロセッサが必要だという認識があった。この点は見事に的中した。浮動小数点演算による利点が発揮されたのは、16ビット程度の固定小数点演算では苦しかった1024点FFTなどであった。固定小数点でこれを行うと丸め雑音が大きくなりすぎてスペクトルを用いた更なる処理が困難になる。つまり、計測機器の分野ではFFTが必要な精度で確実にできる浮動小数点演算のDSPにより、一世代前の音声処理での固定小数点DSPと同じ効果であるソフトウェアの多芸性、柔軟性が行き渡りだした。この分野の人たちからは「有効に活用しましたよ」という声を頂いている。ただし、音声分野に比べればマーケットは小さいものであった。

第1世代DSPのときもそうであったが、浮動小数点DSPでも複数の会社がこのような活動に呼応して開発や販売を開始し出した。TI社は1987年にTMS32030シリーズ⁽³³⁾でこの戦いに参戦したが、今回も遅れ分を補うため、20M命令/秒(乗算器と加算器があるので40MFLOPSと宣伝している)と高速命令サイクルを採用している点が他社と異なっている。演算回路にパイプライン処理を活用したものである。また富士通もFDSP-4⁽³⁴⁾という名称の浮動小数点DSPを開発している。ただし、どの会社も最初の浮動小数点プロセッサで大きなマーケットを築けたものはないのではないだろうか。

先にも触れた24ビット固定小数点DSPの計画は浮動小

図13 標準化のために持ち込んだコーデック。 NECは変換部を、富士通とビクターが量子化器を担当するため大きなシステムとしたが、量子化部分は間に合わず、結局私たちが作り上げた。

数点DSPの開発当初からあった。先に浮動小数点形式はIEEE標準ではないと説明したが、式(1)の指数部を取り除くことで固定小数点プロセッサになることをねらった結果でもある。内部メモリも24ビット幅である。個人的にはこの24ビット固定小数点プロセッサが気に入っている。オーディオ信号を扱う場合、DSPの演算語長が16ビットというのは倍長演算ができたとしても苦しい。オーディオ信号のダイナミックレンジ(最大の音の振幅と最小の音の振幅の比)は120dB程度であるから20ビットは最低限必要で、演算の丸め誤差(10進法という四捨五入に起因する誤差)を考えると24ビットの演算精度は欲しい。

私たちはMPEGオーディオで24ビット固定小数点DSPを利用し、ADPCMの反省に立った標準化の良い点を味合わせてもらった。良い点は「フィードフォワード制御」を採用したので、DSPの演算精度にも比較的柔軟に対処できることである。最終的にはMPEGも国際標準規格であるため、専用チップになってしまったが、DSPがそのままMPEGオーディオのシステムチップとして貢献した時期や、DSPで実現していたからこそ導いた高速アルゴリズムもある。この経験をお話したい。

当時の標準化では、ADPCMの場合と同様、提案システムを自力で開発し、コンテストに持ち込み、主観評価を行って優劣をつけた。つまり、アルゴリズムを提案することは自分たちのアルゴリズムを搭載した試作システムを開発することである。当初100件を超えるアルゴリズムの提案があったが、試作機を作る必要性から提案機関の数が激減した。最終的には議長をつとめられたハノーバ大学のMusmann教授の指導によりアルゴリズムの似た四つのグループに分けられ、各々のグループが1台の試作機を造ることになった。日本から直交変換方式で応募していたNEC、富士通、ビクター、ソニーは一つのグループにまとめられ、このグループで一つの試作機を共同で作ることになった。先にも述べたようにDSPは試作システム作りには強力な力を発揮する。この特徴を有効に使うべく、各社がある程度独立にもの作りが行えるようにVMEボード上にDSPを搭載したものを作り、VMEボー

ド間を接続した図13のようなマルチDSPボードのコーデックを作ることになった。また、コーデックを作るにあたり、各社は自社提案の新規性を主張できる部分を担当することになった。NECは変換部分をNECの μ PD77220、つまり、浮動小数点DSPの指数部を取り去った24ビットDSPで、また富士通とビクターは量子化部分を富士通のDSPで作ることになった。ソニーは当時ADPCMを用いたミニディスク用コーデックを開発した直後であったため、「将来のミニディスク用コーデック」への参考に参加したいということで、もの作りは行わないオブザーバ参加となった。

私たちの提案する直交変換アルゴリズムは信号の短時間定常性に基づいてDCT変換⁽³⁵⁾の符号化ブロック長を変える方式⁽³⁶⁾であった。この方式はブロック処理となる直交変換符号化では避けられないプリエコーノイズの問題を軽減するものである。静かな状況から大きな音が急に出現する場合で、出現時点がブロックの後半に起こると、変換スペクトルは一般に低域から広域まで広がったものになる。つまり、時間軸では前半はゼロ、後半に大きな振幅信号が起こるのに対して、変換領域では全周波数に広がった信号になる。このためあらかじめ定められたビットレートで量子化すると、広がった各スペクトル成分すべてを対象にした荒い量子化になる。これを時間軸に戻すとブロック全体に量子化ノイズが拡散する。そうすると、元々静かであった前半部分で量子化ノイズが顕著になる。DCT直交変換方式で臨んだMPEGオーディオ標準化の初期に私たちは独自の適応ブロックサイズ適応変換符号化(ATC-ABS)⁽³⁶⁾によりこのノイズを減らすことに成功した。時間軸上で半分程度が静かな区間が続く場合は変換ブロック長を半分にする。前半部は周波数変換しても各スペクトルは小さい。後半部は依然として同じプリエコー問題が残るがノイズの顕著な区間は短くなる。つまり、後半部分のプ

図14 適応ブロックサイズATCの原理

リエコーの区間が短くなる。人間の聴覚として直前の継続時間の短く小さい音であるプリエコーは、直後の大きな音に隠されてしまう傾向がある。これはバックワードマスキング効果というもので、プリエコーを実質的に消すことができる。図14はその効果を見いだしたときの図であり、(a)は元の信号、(b)は短い変換ブロック長を用いた変換符号化の復号信号、(c)は長いブロック長の場合の復号信号である。(c)は(b)に比べ、プリエコー時間が長い。

実はこの標準化のグループ分けで、もう一つ異なった直交変換方式を行っていたグループがある。ベル研究所とハイシリッヒ・ヘルツ・インスティテュート(HHI)の連合部隊で、この部隊を率いていたのはこの記事の前編で述べた1960年代にADPCMの基礎を確立していたN.S.Jayant博士である。彼らは直交変換にMDCT⁽³⁷⁾を採用していた。一般に直交変換で符号化する場合はオーディオ信号をブロック化する。すると、復号時にブロック間のつなぎ目に問題が発生する。ブロック単位で直交変換を行った後に情報圧縮のためスペクトルを操作しており、次のブロックとの継ぎ目で不連続が発生するのが原因である。不連続部分では音とび現象が起る。ブロック化操作するときオーバーラップさせて、その部分をウィンドウで滑らかに切り出す方法があるものの、オーバーラップさせた分だけ圧縮率が下がるので圧縮符号化には余り使いたくない。MDCTはこの問題を解決するもので、信号のブロック化はオーバーラップさせながらウィンドウを用いて行が、変換に先立ち信号を折り返してブロック長を半減させてから変換する。逆変換では半分の長さの信号を持つブロック長を元通りに折り返し直し、ウィンドウを再度乗じて先のブロックと加算する。これでブロックの継ぎ目を滑らかにできる。

MPEGオーディオの議長もこのMDCTは日本勢の使っているDCT変換とは明らかに違うということを認識しており、別グループになっていた。しかし、彼らもプリエコー問題には悩んでいた。私たちが適応ブロックサイズ方式を標準化会議で提案すると、Jayant博士は日本勢に断りなく自分たちの方式に使ってきた。彼は良い物を作るのに躊躇しない人でもあったためである。このため、私たちもベル研究所のグループに断りなく変換方式をMDCTに置き換えて検討を進めた。またしてもベル研究所とぶつかったが、元々相互の欠点を補完する技術であり、同一方向に向かった研究を行っているため、その後のMPEG-2オーディオやMPEG-4オーディオにかけては切磋琢磨する同僚という立場になった。

標準化作業に話を戻すと、以上の理由により期間中に急遽DSPのプログラムを適応ブロックサイズ変換符号化に改造し、更に、DCT自体もMDCT⁽³⁷⁾変換に修正して最終的な提案アルゴリズム⁽³⁸⁾へと変えていった。このようなことができたのは、私たちをはじめ、ベル研究所もソフトウェア制御が可能なDSPのソフトウェアによる柔軟性を100%活用した結果である。ここでは一例としてソフトウェアの挑戦によって誕生した新しいアルゴリズムについて紹介したい。これは、DSPの内蔵メモリ不足に陥ったことによる。内部メ

モリが不足する状況に追い込まれると、アルゴリズムやソフトウェアをやっている人たちは計算方法を工夫して同じ機能を実現したくなるもので、この工夫の結果、高速MDCTアルゴリズム⁽³⁹⁾が導出できた。高速アルゴリズムを用いると無駄を捨て去ることができるため、メモリ使用量も削減できる。このアルゴリズムのお陰で専用LSIを作るときにも内部メモリを半減できた。多くのLSI会社がビデオデコーダよりチップサイズの大きいオーディオチップを作っていたがNECのオーディオデコーダはコンパクトであった。

プリエコーを押さえ込んだ私たちの方式は適応ブロックサイズ変換符号化(ATC-ABS)と呼んでいるが、MP3やMPEG-2/4オーディオAAC(Advanced Audio Coding)にも採用され、また、ソニーのミニディスクコーデックも最終的にはADPCM方式からATC-ABに変わった。これらの特許で部下の2名には巨万の収入があると聞く。ATC-ABSなどは私のアイデアと言ってもよい部分も多い。しかし、私はこのときは研究の指揮を任されていたにもかかわらず、特許に名前を連ねていないため、私の特許収入はない。部下からは何回か食事を御馳走にいただただけである。ここでも優雅な老後を逃してしまった。

この標準以降は圧縮符号化の制御信号はすべてフィードフォワード制御、つまり、圧縮符号と独立に制御信号を送る方式になった。このため、ADPCMのような演算順序や演算精度まで定めた細かい仕様は必要なくなっている。その効果を味わえたのはMP3より早く標準が決まっていたMPEG-1オーディオレイヤ2という方式に関してである。これもMPEG-1の標準化で定まったもので、ハードウェアの規模は小さいが良い音を出す。ちょうどこの標準が出来上がったころ、ある会社からオーディオ伝送の端末を作るように依頼があった。MPEGオーディオレイヤ2で送受を行うことは決定したが、エンコーダはレイヤ2の符号化で活躍したフィリップス社が担当する。私たちがデコーダを開発すると聞きつけたある海外の会社が、「フィリップス社のエンコーダはMUSICAMという方式で、デコーダを作るにあたって必要となるビットストリームは我が社が一手に販売を引き受けており、買わなければシステムはつながらない」と言ってきた。国際標準化ではMPEGオーディオ用のテストシーケンスが定まっていたので、「もしつながらなければフィリップス社がMPEGオーディオレイヤ2と違うものを作ることになり、悪いのはフィリップス社」とはねつけた。理屈は私のいう通りであるが、MUSICAMとはつながらないのではないかと半信半疑であった。しかし、システムの発注会社で第1回目の接続テストを行うと正常動作した。フィリップス社の符号器にはMUSICAMという名前の横に小さく「MPEG-Audio Layer 2」と書かれていた。演算精度が異なっても十分な精度であればつながることを製品として確認した第1歩であった。

更なる余談であるが、DSPでMPEG-1オーディオレイヤ2が出来上がったころは、パソコン用にPCMCIAカードのフラッシュメモリが売れ始めた時期でもあった。あるとき、

私の指揮していたMPEGオーディオグループの一人が「シリリ」を作りたいと言ってきた。よく聞くと「オーディオ・シリリコン」の略で、PCMCIAカードとDSPで作ったMPEG-1オーディオチップを組み合わせ、コンパクトオーディオ端末とするものである。今で言う「iPod」と同じ機能である。名前が格好悪いので「シリコン・オーディオ」と改名させ、作することに決定した。その後もう一人の部下がきょう体にデザインを施し世界中に宣伝に回った。当然このシンプルな組合せを特許にするように指示したが、今度は研究所の特許部門が「単なるデコーダとそれに圧縮されたオーディオを組み合わせただけの品のない特許」と判断して特許請求はさせてもらえなかった。確かに特許法には他の技術者でも容易に想像できるものは発明ではないとあったように思う。それでも特許として申請してみればよかったのではないだろうか。「シリコン・オーディオ」という名称の商品登録だけは行った。海外テレビのニュースにまで取り上げられる反響があり、新聞記事の広告にも載った。そのときの読者アンケートとして私が驚いたのは「モータがないのに何で音が出るの?」という質問が多数あったことである。

8. その後のDSP—高速動作へ—

1980年代後半はRISCプロセッサが登場して、それまでのマイクロプロセッサの動作速度が急激に上がってきた時代でもある。また、通信の自由化が米国で推進された時代でもあり、この流れに沿ってベル研究所の役割も変化し、DSPなども外販できるようになった。ATT傘下のWestern Electric社からの販売である。ベル研究所はまたしてもこの分野で先手を打ってきた。浮動小数点演算をあきらめ、高速固定小数点演算に注力したDSP-16Aの登場である。アーキテクチャはDSPらしくハードウェア効率の良い方式を取りながらクロック周波数は30MHzにまで上げた。1988年あたりに投入されたもので、従来の3倍程度の高速化であった。ベル研究所がこのようなDSPを開発した理由を推測すると、CELP(Code Excited Linear Prediction)音声符号化方式⁽⁴⁰⁾

があると思う。これはADPCMの国際標準が定まったあたりからベル研究所でAtal博士が研究・開発を進めた方式で、基本的には音声合成技術を用いて次々に合成音を作り、これらを入力音声と比較して、入力音声に近い合成音を作り出す音声励起信号をパラメータ化して送る方式である。現在の携帯電話の音声コーデックとして使われているばかりでなく、IP電話もこのCELP方式が多い。

CELPをもう少し詳しく解説する。音声信号が入力されるとLPC分析によりボコーダで使った喉や唇などの声道伝達特性を抽出する。また、前編で述べたボコーダの典型的な励起パターンベクトルをベクトル量子化して複数個準備しておく。このベクトルを次々に声道伝達特性を持つフィルタに入力し、最も入力音声信号に近い合成音声が出てきた励起信号パターンベクトルのベクトル番号を相手側に送る。このためには、複数個のベクトルパターンを持っているコードブックから次々に音声合成を行って最適な入力音声を作るベクトルを探さなければならない。演算量が増えるゆえんである。しかし、圧縮効率が高く、32kbit/sのADPCMに比べて1/3から1/8に圧縮できる。携帯電話では基地局がサービスできる範囲をセルと呼ぶが、同一セル内で許容できるユーザ数を増やすためには一人当たりのビットレートを削減する必要がある。ビットレートを低く抑えられるCELPは、携帯電話に最適である。ベル研究所もCELPは大きなマーケットに育つ携帯電話の切り札と考えたものと思う。CELPを実現できるDSPには、演算精度より高速性が重要になる。よって、ベル研究所のDSP-16Aは第1世代のDSP-20より演算精度の低い16ビットマシンとなったが、その分命令サイクルは30MHzと高速化に力を入れたことになる。前編でDSP方法論を用いたADPCMのASIC化について述べたが、CELPにも高速な回路をうまく使いこなすDSPが適している。また、フィードフォワード制御を行うことでフィードバック制御特有の演算精度の問題を被ることもない。更に、CELPは発展中のアルゴリズムであり、変更が予想されたことから、DSPで実現することがベストであったと思う。

TI社が演算能力の高いチップを導入し出したのはこの辺

図15 NECの新しいDSP：SPX

りからである。私たちが浮動小数点プロセッサを発表した1986年当時では、固定小数点DSPであるTMS320C25⁽⁴¹⁾を発表したが、10M命令/秒であった。当時としては高速な命令サイクルであったが、新風を吹き込むほどではない。しかし、TI社がDSPを製品の中核に置いてからは、クロック速度の高速化と、同一の演算器を複数持たせることによる高機能化の両面でアーキテクチャ的にも優れたものを開発するようになってきた。第2弾となる浮動小数点DSPであるC40⁽⁴²⁾と特に携帯電話のアプリケーションチップのコアになるC50/60⁽⁴³⁾あたりからである。

NECの高速化DSPは多少遅れ、1990年代に入ってからである。ただし、これ以降は私の活動は研究マネージメントが中心であり、NECの成果は主に部下に指示した結果である。私たちにとってもDSPの高速化はCELPに対する強い要望による。開発が遅れた分、RISCアプローチを徹底的に取り入れる工夫を行った。この結果、RISC的なアプローチとして16ビットDSPとしては初めてレジスタファイルとロードストア方式を導入した。メモリを直接アクセスするわけではないので、手間のかかる外部メモリ参照から開放された。つまり、演算はレジスタファイルからのデータのみに限定し、メモリからのデータは一度レジスタファイルに取り込んでから活用する。ロードストア方式にすることでプロセッサ自体のパイプライン化が可能になった。高速性を発揮できるゆえである。この結果、16ビットDSPの分野でRISCとの融合を本格的に行った初めてのDSP⁽⁴⁴⁾になった。クロック周波数は33MHzからスタートしたが、次第に高速化し、200MHzを超えるところまで引き上げて行った。

このDSPは「SPX」のニックネームで単体でも販売していたが、次第にDSPコアとしてチップ内に作りつけられることが多くなった。CELP方式はフィードフォワード形であったため、国際標準化や3GPPの標準のCELP系の音声コーデックもDSPで実現できるようになってきたこともあって、DSPのコア化が一層進んだ。この辺りからDSPの性能はクロック周波数ではなく単位周波数当りの消費電力で表すようになった。これは、CMOS回路では電源電圧が一定の場合、

周波数と消費電力は比例関係にあり、低消費電力を実現するにはDSPへの供給クロック速度を落とせばよいからである。

最初の携帯電話は音声電話のみの端末であったが、カメラが付き始めてからはDSPの重みが増してきた。撮った写真をJPEG圧縮しないと内部メモリがすぐにパンクする。CELPの音声符号化に用意したDSPであるが、このDSPをJPEG圧縮にも使い、高速に処理したい。つまり音声コーデックとJPEGの二つの作業を行うようになってきた。更にDSPでの処理を拡大したのが第3世代の携帯電話である。第3世代の携帯電話はテレビ電話を実現するために64kbit/sの回線交換方式を取っている。ユーザの使えるビットレートの上限がこれまでの携帯電話より拡大した。幸いNECのDSPはクロックを高く取れる。画面サイズも携帯電話ではQSIF (Quarter SIF: NTSC画面の1/16) と小さく、フレームレートも15f/s (Frame per Second) 程度に設定することも可能である。最も重い演算である動き補償機能を高速FIRアルゴリズムで簡単化⁽⁴⁵⁾することにより、ビットレート64kbit/sを用いることでSPXでも実現できた。図16に示すのは3G携帯電話の実現に向けた国際展示会に出展したテレビ端末である。携帯電話による国際標準ITU-H.263を用いたビデオ通信デモ機である。これによりますますDSPに対する期待が高まることとなる。ビデオだけでなくMPEGオーディオのDSP化もこのころに行っている。つまり、DSPのソフトウェアで携帯電話をマルチメディア端末として武装できることとなった。

ちょうどこのころだったと思う。一連のDSPアーキテクチャに向けたアルゴリズム開発を「アーキテクチャ・ドリブン・アルゴリズム」と命名して力を入れようとした。研究所では年に1度、各部の部長による中期計画や来年度の活動計画を研究所のトップの方々に発表する機会がある。その場でDSPに人員を50名追加してほしい旨を訴えた。C言語のような高級言語のアプローチに限界を感じていたので、いろいろな標準に準拠するソフトウェアや高機能を演出できるマルチメディア関連のソフトウェアを準備して使いやすくする作戦である。50名という数字はもう一つ研究部を欲しいということと同じであるため却下されたが、それを聞いていた別の部長は「何を馬鹿なことを!」と思ったそうである。しかし、1か月もたたないうちにTI社がDSPソフトウェア部門を500名強化するという新聞発表があり、反対に「西谷も肝が小さい」という結論に変わったといわれている。今振り返ると、やはりねらった規模が小さすぎたのかという思いが強い。

反対にTI社は携帯電話マーケットに的を絞って着々と進んでいたようである。特にDSPとRISCプロセッサであるARMプロセッサを単一チップに収め、一体化した標準チップOMAPの販売を積極的に推進した。このOMAPチップは、携帯電話の変復調を行うチップと組み合わせることで携帯電話のオーディオやビデオなどのマルチメディア機能を一手に引き受けることになる。このため、これは携帯電話のアプリケーションチップと呼ばれている。米国の新聞記事でTI社を

図16 3Gデモ機 (H.263搭載)

図17 NECの本格的なVLIW:SPX-K5

携帯電話部品会社と評した記事を見て、感心してしまったことを覚えている。

ビデオやオーディオの本格的なDSPが始まったところからNECの次期DSPの計画が持ち上がった。本格的なVLIW (Very Long Instruction Word) 型の導入であったが、この計画はなかなか先に進まなかった。LSI事業部ではマイクロプロセッサの開発に全力を集中しており、DSPへの投資が余り行えなかった。このこともあり、事業部側の技術責任者がプロセッサとしての完璧さを追求し、失敗は許されない体制にしたためと考える。図17が開発したSPX-K5⁽⁴⁶⁾である。このブロック図にはメモリが付いていない。SPX-K5はSOC (System On Chip) 用のコアとして設計されたためであり、チップ化するとき周辺にメモリを積むことになる。演算器はデータ処理用に4個、アドレス計算用に2個、シーケンス制御用に1個の合計7個あり、ディスパッチャと呼ばれる制御部が、空いた演算器と待機中のマイクロ命令の状況から実行できるマイクロ命令を演算器に転送する。このDSPは1セグ放送のH.264デコードもこなせる能力をもっている。もっともVLIW型のDSPの開発自体はTI社の方が早く、1990年代中期にはC60を発表している。また、TI社ではビデオ符号化に専用エンジンを積んだDSPも開発している。一方、SPX-K5はソフトが中心のチップである。このように見ると、いつの間にか汎用性に対する方針がNECとTI社で逆転したようにも思える。特殊なエンジンを包含したC60を更に発展させたものが今後もC言語でプログラムできるDSPなのかどうかはTI社の努力次第である。

最近の高速DSPに関して注意すべきことを一つ述べておきたい。巨大マーケットが携帯電話であるため低消費電力が大前提である。電源電圧はプロセスデザインの関係上1V程度以下にできない。このため、1Vで動くフルCMOSゲートで処理の高速化をすることになる。そのためには、先に述べたパイプライン処理を更に細かくする方法と、演算回路を

複数個持たせるVLIWがある。どちらもプログラムの分岐やジャンプで問題を発生する。分岐命令が直ちに実行できないためである。パイプラインの場合でもVLIWの場合でもプログラムシーケンスは通常の順番に進むことを前提にして未来の命令を先取りしている。プログラムシーケンス上でジャンプや分岐が起こり、現在の先取命令は不要と分かったら、新しいプログラムシーケンスを準備する必要がある。このために高速なプロセッサでは、分岐ごとに12～16サイクルが無駄になる。最近の信号処理では画素単位での処理も多く、その画素単位での処理には条件分岐が多い。次の命令を準備し直す無駄サイクルが馬鹿にならない。高速クロックを使っても利点が得られない状況にも陥る。低消費電力を考える必要のある携帯電話のような応用では、クロック速度ばかりを気にする時代は終わりつつあるという印象を強く持っている。

9. 先手必勝のプログラム制御によるMPEGビデオ用ASIC

DSPの一連の開発の流れでは、最終的にDSPがASICに敗れることが多かった。しかし、標準化の考え方が、デコーダのみを規定し、「エンコーダは製造メーカーが自分の責任においてデコーダが動作できるコードを出せばよい」という立場を取るようになってから変化してきている。H.261テレビ会議システム規格からMPEG及びH.264に至るまでがこの方針である。先に述べたMPEGオーディオもその流れの中にあった。エンコーダに自由度を与えるということは、例えばASICといえどもプログラム制御を活用するメリットが生きてくる。機能の改善が可能なことは技術的に顧客対応がしっかりできることを意味し、このことで更なる顧客を獲得できる。すると、利益が上がるという理由で、他社に先立って先端プロセスにより同じ機能のチップを小さくでき、チッ

ブが小さいと歩留まりが向上して安価になる。よって、更に顧客を集めることができる。以下ではDSPではないが、外部に制御用のマイクロプロセッサを置くことによってベストセラーとなったMPEG-2エンコーダチップの話をしたい。単一チップを目指した当初のDSPとは対照的であるが、TI社のDSPが人気を博した理由の一部が見えるような気がする。ただし、マーケットは一般の人たちに向けた高級言語の世界とは程遠く、SOCのプログラミングといってもよい世界である。

SPXが完成して程なくMPEG-2の標準化も行われた。MPEG-1 Audioに関しては先に述べたようにうまくいったが、ビデオは苦戦していた。ヨーロッパ勢や米国ベンチャーが活発に動いていたためである。実は私たちもMPEG-1ビデオのエンコーダ/デコーダに挑戦したが製品にならなかった。MPEG-2のデコーダでも状況は変わらなかった。MPEG-2デコーダはDVDやデジタル放送用のセットトップボックスなどに応用があるため大きな市場が期待できる。このターゲットを集中的に攻めてきた欧米が強い状況であった。この分野にはNECは事業部独自で挑戦し、健闘はしているものの、外国勢の勢いを止めるところまでには至っていない。

一方、私の方はMPEG-1ビデオの失敗に対する復活戦として、半導体事業部とシステムLSI研究部の合同で、MPEG-2エンコーダプロジェクトを立ち上げることに執念を燃やしていた。一般に研究所トップの意向は、余りにも事業部に密着した活動が続くと研究回帰へ、また、余りにも研究一本槍になると事業部支援への指示が出るものである。このときは研究への回帰に傾きつつあった時期であったが、システムLSI研究部の当時の部長からも暖かい援助を頂けた。結果として演算量のほとんどを消費する動き補償回路に柔軟性を取り込んだシストリックアレーを構築できた。

この回路を含めたアーキテクチャの主体は半導体事業部から私の研究部に移ってもらった部下が中心となって行った。種々のアーキテクチャの検討の結果、外部にRISCプロセッサを付け、このプロセッサが動作モードを決定するアーキテクチャ⁽⁴⁷⁾になった。このRISCプロセッサは単に動き補償回路の静的なコントロールをするだけでなく、エンコーダ中のバッファ制御をはじめ、遅くとも問題にならない高度な機能の制御を行うのがその役割であった。外部に通常の組込みRISCを用いたが、いつの間にか制御ソフトウェアは許容メモリ容量ぎりぎりまで使っていた。それだけエンコーダに起因する条件がいろいろあった。

この成果の論文「単一チップMPEG-2エンコーダ」を発表した当初は「どこが単一チップだ」という批判も頂いた。外部に汎用RISCプロセッサを持つためである。その後、多くの会社が後に同じようなコンセプトでRISCプロセッサと動き補償エンジンを同一チップに積んだ「本当の」単一チップエンコーダを発売した。当然、それらは制御用RISCプロセッサをチップ内に収めたものであった。しかし、内部に作るRISCプロセッサは何らかの簡易化されたプロセッサであり、

使用可能なメモリサイズも小さい。また、特殊なプロセッサにすると汎用RISCプロセッサ用の開発ツールが活用できない。このような特殊なチップの上で、制御対象パラメータが多く、かつ、複雑な動きをするエンコーダを相手にするのだから、このようなチップを作ってしまった他社の技術者はソフトウェア開発で苦勞の連続であったと思う。

このチップを事業部の方が売り込みに行くと、多くの装置メーカーからは「自分の会社ではMPEG-2でビットレートxxMbit/sではこのような映像になる。このレベルが達成できれば買う」という要求を出されることが多かった。汎用RISCプロセッサを制御用に用いたといっても、ビデオを圧縮するMPEG-2エンコーダは特殊なエンジンを多く含んだシステムで、顧客ユーザが工夫して開発してくれるものではなかった。結局、MPEGアーキテクチャとMPEGの画質に責任を持つ研究所がそのような対応ソフト開発までやる羽目になった。しかし、そのお陰でチップの能力は日増しに向上した。そうするとますます顧客が付く。製品対応の品質向上ソフト開発を指示していた研究者には災難であったろう。ただし、この製品、EMMAシリーズは彼らのお陰で多くのビデオディスクレコーダには複数個乗っているチップになった。ディスクに裏番組録画機能などがあれば、複数チャンネル受信した映像を再びMPEG-2に圧縮してディスクに格納することになるため、裏番組チャンネル分のエンコーダが必要となるからである。

このチップは現在でも世界でのマーケットシェアは一位だと思う。これは外部に制御プロセッサを持ち出したことと、ソフトウェア開発まで研究所がかかわったことによる勝利であった。TI社のDSPのように顧客がプログラムするのではなく、事業部から見た研究所というサードパーティが性能の良いプログラムを作る仕組みである。マーケットの大きい製品分野では、顧客は機能だけを買うということである。ただし、ここまで来ると研究者には研究に回帰してもらいたくなるのも事実であり、研究所トップの方々の苦悩が実感できる。

10. 将来のDSPへの展望

話は戻るが、半導体事業部で浮動小数点DSPの開発が一段落したころ、研究所では並列DSPの開発を手掛けていた。音声の処理に端を発したDSPアーキテクチャではあるが、ビデオ信号に対するDSPアーキテクチャもあるべきではないかということである。確かに前述したK-5でもビデオ処理は行えるものの、一次元の音声から発したアーキテクチャである。このビデオ処理向けのアーキテクチャを確立したいという信念で始めたものがVSP (Video Signal Processor)^{(48), (49)}である。この試作システムができるや、すぐにビジネスに結び付けたいという要望が伝送事業部から起こった。当時はH.261というテレビ会議システムの国際標準はまだ完成しておらず、CLI社(Compression Lab. Inc.)の高速DCTベース符号化⁽⁵⁰⁾とPictureTel社のLapped Transform⁽⁵¹⁾が争っており、NECはDPCM

図18 VISP ボード

(Differential PCM) をベースに世界初の実用的な動き補償技術である三段探索動き補償⁽⁵²⁾を導入して対抗していた。そこにPictureTel陣営がプロセッサ指向コーデックを持ち込み、アルゴリズムは最新のものをいつでもお届けしますというサービスを始めた。一気にビデオ符号化もDSPの波に飲まれそうな状況になった。私たちのVSPは画面分割による並列プロセッサで、画像の持つデータの並列性を100%生かそうとしたものである。

VSPをベースにしたVSP用DSP⁽⁵³⁾はアーキテクチャ設計を研究所が担当し、チップ開発は伝送通信事業部で行った。図18が開発した並列プロセッサボードであり、6個のVSP用DSPが整列している。最初の見積もりは、ビデオの符号化は18個のDSPで実行するというものであったが、製品に乗るときはアルゴリズムも膨れ上がり36DSPを搭載した。つまり、図18のボードが当初は3枚でよいという計画であったが、実際にはその倍の6枚必要という結果になった。枚数増加の要因は、ソフトウェアによる実時間処理ができるため、部下たちが圧縮効率と画質を実時間で評価しながら、次々と新しいアイデアを導入していったからである。当時のビデオコーデックには標準規格がまだないため、ネットワークで使われるより、本社と支社間というようなポイント間伝送に使われていた程度である。このため、100台も同じものが売れたら大ヒットという時代だった。この製品はVisuaLink-1000という名称で数千台売れた。機能削減などを行って30DSP搭載というところまでシステムを縮小させたが、事業部の最初のもくろみと異なる大規模装置となって赤字出荷であったと思う。ただし、数千台売り尽くすころにはH.261というテレビ会議電話標準が出来上がってきた。このため、大赤字だったこのシステムは標準化されたテレビ会議システムの登場と共に次第に姿を消すことになった。やはり汎用DSPは専用LSIには負ける。ただし、このビデオを処理するアーキテクチャは以下に述べるように現在までバトタッチされて継続出来ていると考えている。

ビデオ処理におけるデータ並列化の流れは、かつてデータフロー型のプロセッサであるImPPを開発していたグループにも波及した。彼らはビデオ符号化ではなく認識を含めたビジョンをねらうと宣言し、自動車の自動走行認識などを目標に、図19に示すSIMD (Single Instruction, Multiple Data Stream) 型並列プロセッサIMAP-CE⁽⁵⁴⁾、⁽⁵⁵⁾を開発した。128個の単位プロセッサ (PE: Processor Element) を1チップに搭載し、すべてのプロセッサを同一命令 (インストラクション) で動作させる。PEは1命令サイクルで4個の独立な処理を実行する。DSPを並列に並べたようなものである。PE間は隣接通信が可能である。このプロセッサは高級言語としてC言語の拡張版を同時に開発していた。このため実応用への対応が比較的簡単であった。最近ではある自動車会社の最上位クラスの車に搭載されたと聞く。自動車に関する信号処理はちょうどテレビ会議システムの標準化以前の状況と同じで、次々と新しい認識技術や走行支援機能が出来ている。つまり、DSPに打ってつけの分野である。また、この分野は通信方式と違って標準化アルゴリズムは必ずしも要求されない。このため、今後のDSPの発展分野でもあると確信する。

ただし、ある機能が特に重要という場合にはDSP対ASICで述べたように、DSPからASICへマーケット自体がシフトする可能性も高い。また第5節のDSP対ASICでも述べたように、これからの汎用DSPは、FPGAやDSP開発ツールなどをベースとしてユーザが自分の応用分野に特化させたアーキテクチャを持つ特定分野向けDSPとも競争する。IMAP-CEのようなマルチDSPを用いるのか、IPコアDSPと専用エンジンやマイクロプロセッサと共存させたSOCを設計するのかは、応用分野の特性に依存する。その応用分野で音声・オーディオ・ビデオに対する処理の多様性や新機能の追加が

図19 IMAP-CE アーキテクチャ

重要となる分野をねらうならばIMAP-CEを含む汎用DSPが有利である。汎用DSPはハードウェアの完成度の高さや開発ツールの整備状況が高いからである。SOC設計の場合でも、複数のDSPをチップ内にあらかじめ準備しておくなど、今後も汎用DSPはSOCの中核コアとして生き残ってゆくと確信している。

おわりに

DSPの誕生する時代背景及び誕生の契機から最近のDSPまでを、世界初のDSP開発者の視点で振り返った。NECとベル研究所が切磋琢磨した時代から始め、現在の携帯電話のアプリケーションチップとしてTI社が王座を占めている時代を見てきたが、最終的にはビデオの高度信号処理の方向に向かっており、まだまだ勝負は決まったわけではない。また、本論ではDSPとASICの関係にも言及し、DSPの方法論はASICにも活用されていること、しかし、ある特定機能を実現したい場合にはDSPからASICへ移ることも述べた。DSPが自由に活動できる環境は複数の機能がソフトウェアによって切り換えられる分野であり、その最も大きな分野が携帯電話である。この分野は現在、TI社が王者となっており、この独走を許したのは確かにNECなどDSPに手を染めていた会社の問題である。しかし、内部にいたエンジニアとしては半導体事業部のDSPなどに気を散らすことができなかった大きな挑戦、世界の頂点を目指したマイクロプロセッサ供給会社への脱皮を図った挑戦があったことも熟知しており文句も言えない。

過去を振り返ると、現在TI社が圧勝しているDSPでは、NECも技術的には決して負けていないと確信を持っている。ただし、C言語の開発ツールやマーケティングをはじめとする顧客開拓戦略が弱かったと痛感する。この点では状況が変わり得ると考えている。つまり、SOCの時代は一般ユーザがソフトを開発するわけではない。このため、ビデオの符号化以外の実時間ビジョン処理などでもう一波乱起こすことをNECに期待したい。

今回、DSPの誕生から今までの流れを書くにあたり、いろいろなことを振り返らせて頂いた。米国の日本バッシングに対抗する戦略として生まれたDSPであるが、DSPアーキテクチャとその後に続く音声・オーディオ・ビデオの国際標準化、また、国際標準を実行するASICアーキテクチャ、更に、新しいDSPアーキテクチャに携われたことは技術者冥利に尽きる。振り返って残念なのは、大きな特許料収入を3度も失っていることであるが、大きな特許料の代わりに以下の大きな夢を買ったと思っている。

私は学生時代にベル研究所というところはすごいところだという意識を強く持っていた。彼らの研究成果はBell Systems Technical Journalに載るが、これは研究成果のバイブルのようなものであって、IEEEなどの論文はその後を追っていたという印象が強い。私の関連した分野はDSPから端を発し、その応用分野としての音声符号化、オーディ

オ符号化という領域であったが、常にベル研究所の連中と切磋琢磨する状況になった。少なくとも彼らとは対等に論じて合ってきたと自負している。この自負は大企業の研究所にいて優秀な技術者とともに働けたからこそ得られたものである。NECの研究所で働くことが決まった入社の際に、ベル研究所に一泡吹かせることができるような研究をしたいと本気で望んでいたが、自分なりに何とかやってこられたのも多くの技術者の力を借りたからにはほかならない。一緒に研究開発を進めてきた当時の新進気鋭の優秀な技術者たちに感謝したい。

最後にこの記事を書くにあたり多大な御助言を頂いたNEC研究所の宝珠山氏に感謝したい。

文 献

(前編からの通し番号)

- (27) R. Hangartner and V. K. Jain, "32 kbs ADPCM transcoder using TI-320 DSP microcomputer," Proc. IEEE ICASSP' 85, 1985.
- (28) S. Ono and Y. Kanayama, "Evaluation of a high level language oriented program development system for high performance DSP DSSP!," Proc. IEEE ICASSP' 86, 1986.
- (29) W. P. Hays, R. N. Kershaw, L. E. Bays, J. R. Boddie, E. M. Fields, R. L. Frayman, C. J. Garen, J. H. James, J. Klinikowski, C. R. Miller, K. Mondal, H. S. Moscovitz, Y. Rotblum, W. A. Stocker, J. Tow, and L. V. Tran, "A 32 bit VLSI digital signal processor," IEEE J. Solid-State Circuits, vol. SC-20, no. 5, Oct. 1985.
- (30) T. Nishitani, I. Kuroda, Y. Kawakami, H. Tanaka, and T. Nukiyama, "Advanced single-chip signal processor," Proc. IEEE ICASSP' 86, 1986.
- (31) T. Temma, M. Iwashita, K. Matsumoto, H. Kurokawa, and T. Nukiyama, "Data flow processor chip for image processing," IEEE Trans. Electron Devices, vol. ED-32, no. 9, 1985.
- (32) I. Kuroda, T. Nishitani, T. Takeuchi, H. Koyama, J. Sunaga, and S. Matsukawa, "Blockdiagram programming system for 32 bit floating point signal processor," Proc. IEEE ICASSP' 87, 1987.
- (33) R. Simar Jr., T. Leigh, P. Koeppen, J. Leach, J. Potts, and D. Blalock, "A 40 MFLOPS digital signal processor: The first supercomputer on a chip," Proc. IEEE ICASSP' 87, 1987.
- (34) H. Gambe, T. Ikezawa, N. Kobayashi, T. Tanabe, and S. Unagami, "A 32 bit floating-point signal processor FDSP-4 and its application to the communication systems," Proc. IEEE GLOBECOM' 87, 1987.
- (35) N. Ahmed, T. Natarajan, and K. R. Rao, "Discrete cosine transform," IEEE Trans. Comput., Jan. 1974.
- (36) A. Sugiyama, F. Hazu, M. Iwadare, and T. Nishitani, "Adaptive transform coding with an adaptive block size (ATC-ABS)," Proc. IEEE ICASSP' 90, pp. 1093-1096, 1990.
- (37) J. P. Princen, A. W. Johnson, and A. B. Bradley, "Subband/transform coding using filter bank design based on time domain aliasing cancellation," ICASSP' 87, 1987.
- (38) M. Iwadare, A. Sugiyama, F. Hazu, A. Hirano, and T. Nishitani, "A 128 kbps HiFi audio codec based on adaptive transform coding with adaptive block-size MDCT," IEEE J. Sel. Areas Commun., vol. 10, no. 1, pp. 138-144, 1992.
- (39) 岩垂正宏, 西谷隆夫, 杉山昭彦, "MDCT方式に関する一

検討と高速算法,” 信学技報, DSP 90-13, pp.49-54, June 1990年6月.

- (40) M. R. Schroeder and B. Atal, "Code-excited linear prediction (CELP): High-quality speech at very low bit rate," Proc. IEEE ICASSP' 85, 1985.
- (41) S. Abiko, M. Hashizume, Y. Matsushita, K. Shinozuka, and T. Takamizawa, "Architecture and applications of a 100nsec CMOS VLSI digital signal processor," Proc. IEEE ICASSP' 86, 1986. (C25)
- (42) R. Simar, Jr., P. Koeppen, J. Leach, S. Marshall, D. Francis, G. Mekras, J. Rosenstrauch, and S. Anderson, "Floating-point processors join forces in parallel processing architectures," IEEE J. Micro, Aug. 1992. (C40)
- (43) R. Simar Jr., "DSP architectures, algorithms, and code-generation: Fission or fusion," Proc. IEEE 1997 Workshop on Signal Processing Systems, 1997. (C60)
- (44) M. Yoshida, H. Ohtomo, and I. Kuroda, "A new generation 16-bvlt general purpose programmable DSP and its video rate application," Proc. IEEE 1993 Workshop on VLSI Signal Processing, VI, 1993.
- (45) Y. Naito and I. Kuroda, "H.263 mobile video codec based on a low power consumption digital signal processor," Proc. IEEE ICASSP' 98, 1998.
- (46) T. Kumura, M. Ikekawa, M. Yoshida, and I. Kuroda, "VLIW DSP for mobile applications," IEEE Signal Process. Mag., July 2002.
- (47) Y. Ooi, O. Ohnishi, Y. Yokoyama, Y. Katayama, M. Mizuno, M. Yamashina, H. Takano, N. Hayashi, and I. Tamitani, "An MPEG-2 encoder architecture based on a single-chip dedicated LSI with a control MPU," Proc. IEEE ICASSP' 97, 1997.
- (48) T. Nishitani, I. Tamitani, H. Harasaki, M. Yamashina, and T. Enomoto, "Video signal processor configuration by multiprocessor approach," Proc. IEEE ICASSP' 86, 1986.
- (49) I. Tamitani, H. Harasaki, T. Nishitani, Y. Endo, M. Yamashina, and T. Enomoto, "A real-time signal processor suitable for motion picture coding applications," IEEE Trans. Circuits Syst., vol.36, no.10, 1989.
- (50) W.-H. Chen, H. Smith, and S. C. Fralick, "A fast computational algorithm for the discrete cosine transform," IEEE Trans. Commun., vol. COM-25, no.9, 1977.
- (51) H. S. Malvar and D. H. Staelin, "The LOT: Transform coding without blocking effects," IEEE Trans. Acoust. Speech Signal Process., vol. 37, April 1989.
- (52) T. Koga, A. Hirano, Y. Iijima, and K. Iinuma, "Motion compensated adaptive intra-interframe predictive coding algorithm," Proc. IEEE ICASSP' 85, 1985.
- (53) K. Kikuchi, Y. Nukada, Y. Aoki, T. Kanou, Y. Endo, and T. Nishitani, "A single chip 16-bit 25-ns video/image signal processor," IEEE J. Solid-State Circuits, vol.24, no.6, 1989.
- (54) S. Kyo, T. Koga, S. Okazaki, and I. Kuroda, "A 51.2GOPS scalable video recognition processor for intelligent cruise control based on a linear array of 128 4-way VLIW processing elements," IEEE J. Solid-State Circuits, vol.38, 2003.
- (55) S. Kyo, S. Okazaki, and T. Arai, "An integrated memory array processor for embedded image recognition systems," IEEE Trans. Comput., vol.56, no.5, 2007.

(平成20年2月12日受付 平成20年6月9日最終受付)

西谷隆夫 (正員：フェロー)

昭46 阪大・工・電子卒。昭48 同大学院修士課程了。同年日本電気(株)入社。以来、デジタル信号処理ハードウェアと音声・ビデオ帯域圧縮の研究に従事。平16 高知工科大・工・システム・教授, 平18 首都大東京教授, 現在に至る。博士(工学)。昭55 年度本学会学術奨励賞, 平元 科学技術庁長官賞, 平9 ベル研究所所長賞, 平13 オーム技術賞各受賞。著書「Digital Signal Processing for Multimedia Systems」など IEEE Fellow.