ランダムおよびバースト性の一定の平均符号誤り率を有する 伝送路シミュレータの設計と特性評価

学生員 土屋 如右* 非会員 田中 公男**

Design and Characteristics Evaluation of the Transmission Line Simulator having a
Certain Random and Burst Average Bit Error Rates

Naosuke Tsuchiya*, Student Member, Kimio Tanaka**, Non-member

In binary digital transmission, a bit error rate (BER) is the most important evaluation standard. But actual transmission line does not give any bit error rate, because a bit error occurs by existence of analog noise power. If these noisy communication channel which shows a certain random and burst bit error rate, called a transmission line simulator, can be constructed artificially, it is very useful for evaluation of data transmission quality. This paper proposes the theoretical design method of transmission line simulator using a combination of the maximum length sequence generator and binary counter circuits or two maximum length sequence generators. The feature of this proposed systems is that an average bit error rate is controlled by changing the length of shift register. The fundamental concept and its characteristics are described.

キーワード：伝送路シミュレータ，最大長系列，平均符号誤り率，バーストエラー，シフトレジスタ

Keywords: transmission line simulator, maximum length sequence, average bit error rate, burst error, shift register

1. まえがき

ディジタル2進伝送方式においては，通信路もしくは通信機器から発生する雑音により符号誤りが発生し，伝送品質に悪影響を及ぼすこととなる。これを評価する重要な尺度が平均符号誤り率 (BER) である⁽¹⁾。しかし，実際の伝送路の符号誤り特性はアナログの性質を有する加法性白色雑音の電力量で決まることから平均符号誤り率を任意の値に制御することはやや困難である。

通信路の符号誤り特性は，一般的には帰還形シフトレジスタにより発生させた擬似乱数を標準化試験信号として伝送し，受信側で送信信号と比較して誤りを計数することにより評価される⁽²⁾。伝送路の平均符号誤り率が任意の一定値に制御可能な伝送路シミュレータが実現できれば実際の伝送路を使用することなく符号器，中継器，変復調器の特

性を評価・解析することが容易となる。また，送信情報に誤り訂正機能を付加して伝送し，シミュレータの平均符号誤り率を可変とすることにより必要とする誤り訂正能力を想定することが可能となり，伝送路設計時の一つの指針を得ることに利用しうる。

一定の符号誤り率を有する伝送路シミュレータを構成する際，雑音符号系列発生源として通常の帰還形シフトレジスタを用いると平均符号誤り率はほぼ $1/2$ に固定され任意の値に制御することは不可能である。したがって，本論文では最大長系列を発生する帰還形シフトレジスタと2進カウンタあるいは同一次数の帰還形シフトレジスタを組合せることにより，雑音系列の周期を単一の帰還形シフトレジスタの周期よりも大幅に拡大するとともに，シフトレジスタの段数を可変とすることにより雑音系列の発生率，すなわち平均符号誤り率を制御する方法を提案するものである。また，本方法は簡易な構成で実現可能であること，ソフトウェア処理よりもハードウェア構成に適していることにも特徴がある。さらに，本方法の応用としてランダムエラービット発生器2組を用いてバースト性のエラービットを発生しうる回路構成についても提案する。

本論文の提案に類似の方法としては，アナログ雑音付加により平均符号誤り率を制御するアナログ型シミュレータおよび無線通信を対象とするフェージングシミュレータが挙げられる。しかし，前者は付加するアナログ雑音がゆら

* 東海大学大学院工学研究科電気工学専攻
〒259-1292 神奈川県平塚市北金目 1117
Graduate School of Engineering, Course of Electrical Engineering, Tokai University
1117 Kitakaname Hiratsuka Kanagawa 259-1292, Japan

** 東海大学電子情報学部コミュニケーション工学科
〒259-1292 神奈川県平塚市北金目 1117
Department of Communications Engineering, School of Information Technology and Electronics, Tokai University 1117 Kitakaname Hiratsuka Kanagawa 259-1292, Japan

図1 伝送路シミュレータの基本概念

Fig. 1. Basic concept of transmission line simulator.

ぎを有するため平均符号誤り率にもゆらぎを生じその値を特定することは困難である。また、後者については多くのシミュレータが開発・実用化されているが、いずれもマルチパスフェージングによる伝搬路特性をアナログ的に模擬するもので、平均符号誤り率を制御する機能を備えているものは見当たらない。これらに対して本方法はデジタル的手法を用いて平均符号誤り率を確定、かつ制御しう点が他の手法と異なるものである。

以下には提案する本方式の基本原理と基本回路構成および特性解析手法と数値解析例について述べ、その有効性を明らかにする。

2. 伝送路シミュレータの基本原理

デジタル情報の伝送では、伝送媒体および等化増幅器などから発生するガウス雑音によりランダム的に符号誤りが生じる。ガウス雑音は特定の性質を有する加法性アナログ雑音であり、信号電力対雑音電力比により平均符号誤り率を理論的に算出することが可能である。本シミュレータは、これと同等の特性をデジタル的に実現するもので、実際の伝送路と本論文での方法との関連を図1に示す。

本シミュレータの主要部分であるエラービット発生器は、擬似ランダム系列を生成する最大長系列発生器とカウンタ回路を、または2つの最大長系列発生器を組合せて構成するもので、簡易なハードウェアで実現でき、種々の情報伝送に対する伝送品質の評価に貢献しうものと思われる。これらの方式では、入力情報系列とエラービット発生器の出力とのビットごとの排他的論理和をとることにより符号誤りを受けた受信情報系列が得られることとなる。

3. 最大長系列発生器の基本構成

最大長系列 (Maximum length sequence: M 系列) は人工的にある簡単な規則に基づいて作られる確定的系列であるが概観上不規則な系列に似ており擬似不規則信号 (pseudo-random signal) の一つである。一般には、多レベルの M 系列が存在するが、ここでは2レベルの M 系列を対象とする。最大長系列発生器 (Maximum length sequence generator)

図2 M 系列発生器の基本構成

Fig. 2. Fundamental configuration of maximum length sequence generator.

表1 特性多項式の一例

Table 1. Example of characteristic polynomial.

stage	length	feedback tap	polynomial
5	31	[5,2]	$x^5 + x^2 + 1$
7	127	[7,1] [7,3,2,1] [7,6,5,2,1]	$x^7 + x + 1$ $x^7 + x^3 + x^2 + x + 1$ $x^7 + x^6 + x^5 + x^2 + x + 1$
10	1023	[10,3] [10,8,3,2] [10,5,2,1]	$x^{10} + x^3 + 1$ $x^{10} + x^8 + x^3 + x^2 + 1$ $x^{10} + x^5 + x^2 + x + 1$

は、一般にはシフトレジスタ各段の出力信号を適宜入力側へ帰還することにより構成される。 n 段シフトレジスタによる最大長系列発生器の基本構成は図2に示す通りであり、その出力系列 $\{a_k\}$ は次式で与えられる⁽³⁾。

$$\left. \begin{aligned} a_k &= \sum_{i=1}^n h_i a_{k-i}, \quad \text{mod } 2 \\ h_i &= 0 \text{ or } 1, k = n+1, n+2, \dots \end{aligned} \right\} \dots\dots\dots (1)$$

$(a_1, a_2, \dots, a_n)$ は各レジスタの初期値で、すべてが零の場合を除く任意の値に設定される。通常は最大長系列、すなわち基本周期が $N = 2^n - 1$ となるような帰還タップ係数 h_i が選定される。ここで、 $a_{k-i} = x^i a_k$ となるような単位遅延演算子 x (図2中の各 D_i に相当) を導入すると式(1)は次式

$$\left. \begin{aligned} \sum_{i=0}^n h_i a_{k-i} &= \left(\sum_{i=0}^n h_i x^i \right) a_k = 0 \\ h_0 &= h_n = 1 \end{aligned} \right\} \dots\dots\dots (2)$$

のように変形される。多項式

$$h(x) = \sum_{i=0}^n h_i x^i, \quad h_0 = h_n = 1 \dots\dots\dots (3)$$

は特性多項式 (characteristic polynomial) と呼ばれ発生する系列の性質を決定する重要な要因である。この $h(x)$ は GF(2) 上の多項式であり、演算はすべて GF(2) 上で行われる。また、この多項式は係数 h_i が1である項の x の次数 i のみを用いて $[n, n-1, \dots, 1]$ のように略記される。ただ、定数項は常に1であるため省かれ表記しないこととする。 $n = 5, 7$ および 10 における特性多項式の一例を表1

に示す。

また、ある最大長系列発生器の特性多項式が $h(x)$ であれば次の多項式

$$h^*(x) = x^n h(x^{-1}) \dots \dots \dots (4)$$

を有する最大長系列発生器が存在しうる。この多項式 $h^*(x)$ は、多項式 $h(x)$ の相反多項式 (reciprocal polynomial) と呼ばれている。なお表 1 にはこの相反多項式は含まれていない。

4. 擬似ランダムエラービット発生器の構成

擬似ランダムエラービット発生器の具体的な構成法としては以下の 2 つの方法が考えられる。また、最大長系列発生器のみによる擬似雑音発生と、本方式によるエラービット発生との異なる点について述べる。

4・1 最大長系列発生器と 2 進カウンタ回路による構成
 擬似ランダムエラービット発生器は 3. で述べた最大長系列発生器と 2 進カウンタ回路との組合せで構成され⁽⁴⁾⁽⁵⁾、そのブロック構成を図 3 に示す。最大長系列発生器の各レジスタ $D_i (i = 1, 2, \dots, n)$ の内容は初期値 $(a_1, a_2, \dots, a_n)$ から始まり 10 進数で 1 から N までの N 個の値をほぼランダムに変化し、その周期は NT_0 (T_0 : クロック周期, $N = 2^n - 1$) である。一方、カウンタ回路の各レジスタ $C_i (i = 1, 2, \dots, n)$ は、10 進数で 1 から N までを順番に推移するが、その周期は、最大長系列発生器の N 倍の $N^2 T_0$ である。すなわち、最大長系列発生器の 1 周期の間一定値を維持することとなる。なお、カウンタ回路では全零は禁止とする。

このような条件のもとで、 D_i の内容と C_i の内容が比較器において比較され、対応する D_i と C_i の内容がすべて同一のときのみ、すなわち

$$D_i = C_i \quad \text{All } i, i = 1, 2, \dots, n \dots \dots \dots (5)$$

が成り立つと比較器から 1 個のパルス (エラービット) が生成・出力される。なお、ここで必要とする出力は比較器から生成される出力パルスのみで、最大長系列発生器からの出力は不要で、例えば抵抗終端により消滅させられる。

本構成法においては、最大長系列発生器の 1 周期間に唯一つのパルス出力が得られ、その発生位置を 1 周期の始点から $K_j T_0 (j = 1, 2, \dots, N)$ とすると K_j はほぼランダムな整数となるものと推測される。

4・2 2 つの同一次数最大長系列発生器による構成
 擬似ランダムエラービット発生器の別の構成法として、2 進カウンタの代わりに同一次数 n の最大長系列発生器を用いる方法が考えられ、そのブロック構成を図 4 に示す。この場合、両最大長系列発生器のレジスタ D_i および $\bar{D}_i (i = 1, 2, \dots, n)$ の内容がすべて同一、すなわち

$$D_i = \bar{D}_i \quad \text{All } i, i = 1, 2, \dots, n \dots \dots \dots (6)$$

のとき比較器から 1 個のパルスが出力される。2 進カウンタを使用する構成と同様、エラービット発生時期にランダ

図 3 M 系列発生器と 2 進カウンタ回路による擬似ランダムエラービット発生器のブロック構成

Fig. 3. Block configuration of pseudo-random error bit generator using maximum length sequence generator and binary counter.

図 4 2 つの同一次数の M 系列発生器による擬似ランダムエラービット発生器のブロック構成

Fig. 4. Block configuration of pseudo-random error bit generator using two maximum length sequence generators.

図 5 ランダムエラービットの発生過程

Fig. 5. Generating process of random error bit.

ム性が期待できる。

いずれの場合も、カウンタ回路出力信号の 1 周期 $N^2 T_0$ 内に N 個のパルスが生成されることとなるため、平均符号誤り発生率、すなわちシミュレータとしての平均符号誤り率 P_e (BER: bit error rate) は

$$P_e = \frac{N}{N^2} = \frac{1}{N} = \frac{1}{2^n - 1} \dots \dots \dots (7)$$

となる。エラービット発生の状況を図 5 に示す。また、段

表 2 シフトレジスタの段数による平均符号誤り率

Table 2. Average bit error rate according to stage numbers of shift register.

n	Average bit error rate
10	$9.775 \times 10^{-4} \doteq 10^{-3}$
20	$9.536 \times 10^{-7} \doteq 10^{-6}$
30	$9.313 \times 10^{-10} \doteq 10^{-9}$
40	$9.094 \times 10^{-13} \doteq 10^{-12}$

数 n に対する平均符号誤り率を表 2 に示す。提案するランダムエラービット発生器は、2 進回路を基本としているため得られる平均符号誤り率も 2 のべき乗となり 10 のべき乗ではないが、段数 n に応じて平均符号誤り率を制御する点に特徴がある。

4.3 最大長系列発生器による擬似雑音発生と本方式によるエラービット発生の違い ここで、単一の最大長系列発生器による擬似雑音発生と、提案方式によるエラービット発生の違いについて述べる。図 2 に示すとおり最大長系列発生器はシフトレジスタの段数および帰還タップの数により擬似的な不規則信号が出力されることとなる。この信号は $N = 2^n - 1$ の周期により、“0” が出力される信号の数は $(2^{n-1}) - 1$ 個となる性質を有し PN 信号を生成する用途に用いられる。結果として平均符号誤り率は $1/2$ となり最大長系列発生器回路を用い伝送路の信号をシミュレートすることは困難である。

そこで提案方式では 1 周期において 1 個の誤り発生ビットを有する回路を構成した。これは 4.1 4.2 で述べたとおり、カウンタ回路と比較器を用いることにより最大長系列発生器の各シフトレジスタの内容とカウンタ回路の各シフトレジスタの内容とを比較器により比較し両者の値が一致する場合に出力信号（エラービット）が得られることを示した。このシミュレータ回路を用いると受信情報信号としては誤り発生時点で反転ビットを出力するデジタル信号が得られるが、この信号を利用しフェージング発生もしくは雑音発生などに変換する回路へ応用することにより種々の用途への利用が可能と考えられる。

5. エラービット発生間隔の解析

5.1 隣接エラービット間隔の確率分布特性 カウンタの 1 周期に相当する時間 $N^2 T_0$ 内で N 個のエラービットが発生されるが、これは最大長系列発生器の 1 周期内に 1 個 (bit) という制約がある。このため、エラービット発生間隔にもある種の分布（制限）が生じることが予測される。したがって以下ではエラービット発生間隔の分布状況について検討する。

クロック周期 T_0 で基準化した隣接エラービット間隔 τ_j は、図 5 を参照すると次のように求められる。

$$\tau_j = N - K_j + K_{j+1}, \quad j=1, 2, \dots, N-1 \quad (8)$$

図 6 エラービット発生間隔の分布

Fig. 6. Distribution of adjacent error bit interval.

表 3 実例と推定の標準偏差 (1)

Table 3. Difference between actual case and estimation (1).

n	Actual			Estimation	
	$h(x)$	$\bar{\tau}$	σ_{τ}	$\bar{\tau}$	σ_{τ}
5	[5,2]	31	14.521	31	12.649
	[5,4,2,1]	31	12.996		
10	[10,7,6,5,4,3,2,1]	1023	415.821	1023	417.638
	[10,8,3,2]	1023	418.034		
16	[16,12,3,1]	65535	26814.689	65535	26754.552
	[16,15,4,2]	65535	26662.657		

ここで τ_j の最大値は $K_j=1, K_{j+1}=N$ ，最小値は $K_j=N, K_{j+1}=1$ のとき生じるため以下の式が成立する。

$$1 \leq \tau_j \leq 2N-1, \quad j=1, 2, \dots, N-1 \quad (9)$$

最大長系列発生器のレジスタ内容（値）は 1 から N までの値をほぼランダムに推移するため K_j の値もほぼランダムで、その確率密度分布は一様分布と考えられる。いま、 K_j の確率密度分布を P_{k_j} と表すと、その平均値 $\bar{K}$ および分散 σ_k^2 は

$$\left. \begin{aligned} \bar{K} &= \sum_{j=1}^N P_{k_j} K_j = \frac{1}{N} \sum_{j=1}^N K_j = \frac{1}{2}(N+1) \\ \sigma_k^2 &= \sum_{j=1}^N P_{k_j} (K_j - \bar{K})^2 = \frac{1}{12}(N^2 - 1) \end{aligned} \right\} \dots (10)$$

となる。次に τ_j の確率密度分布は式 (8) から分かるように K_j と K_{j+1} の差分分布であり、その確率密度分布 P_{τ_j} は図 6 を参照すると次式で表される。

$$P_{\tau_j} = \begin{cases} \frac{1}{N^2} \tau_j & 1 \leq \tau_j \leq N \\ \frac{1}{N^2} (2N - \tau_j) & N \leq \tau_j \leq 2N-1 \end{cases} \dots (11)$$

これを用いると τ_j の平均値 $\bar{\tau}_j$ と分散 σ_{τ}^2 は次のように求められる。

$$\left. \begin{aligned} \bar{\tau} &= \sum_{j=1}^{2N-1} P_{\tau_j} \tau_j = \sum_{j=1}^N \frac{\tau_j^2}{N^2} + \sum_{j=N+1}^{2N-1} \frac{\tau_j}{N^2} (2N - \tau_j) = N \\ \sigma_{\tau}^2 &= \sum_{j=1}^{2N-1} P_{\tau_j} (\tau_j - \bar{\tau})^2 \\ &= \sum_{j=1}^N \frac{\tau_j^2}{N^2} (\tau_j - \bar{\tau})^2 + \sum_{j=N+1}^{2N-1} \frac{1}{N^2} (2N - \tau_j) (\tau_j - \bar{\tau})^2 \\ &= \frac{1}{6} (N^2 - 1) \end{aligned} \right\} \dots\dots\dots (12)$$

この分布は、 $K_{j+1} - K_j$ のすべての組合せ (N^2 個) を含むものであるが、本方法で使用するものはこのうちの N 個のみで、また K_{j+1} と K_j は完全に独立でないことを考慮すると正確な分布を示しているとは言えない。しかし、 N が大きくなれば近似的には式 (12) で示される理想的な三角分布に収斂するものと期待される。

本方法における実際の分布と理想的三角分布との近似度を示す尺度としてここでは標準偏差の一致度あるいは不一致度を用いる。両者の標準偏差の不一致度（偏差）は、特性多項式にも依存するが、その最悪値は次数 n が大となるに伴い減少し、 n が 10 以上では、ほぼ 1% 以下に収束する。したがって、 $n > 10$ 、偏差 1% 以下を一つの基準と考える

図 7 特性多項式の次数増加による三角分布発生
の推移

Fig. 7. Transition of triangular distribution by the increase of a degree of characteristic polynomial.

のが妥当である。ただし、この規準は理論的根拠ではなく、図 7 に示すように幾つかの計算機シミュレーション結果から推論したものである。図より概ね $n = 8$ 辺りから近似的に三角分布の傾向が顕著に現れていることが見受けられる。

上記の検討結果は、2 種の構成法に対する一般論であり詳細においてはそれぞれの構成法により特性にやや差異が見受けられる。以下には、各構成法による具体的数値例をあげ上記推定値との相違および両構成法における差異について説明する。

表 4 エラービット発生過程と隣接エラービット
間隔の分布 (1)

Table 4. Generating process error and adjacent error bit interval (1).

$h(x)=[5,4,2,1]$											
j	$\{D_j\}_2$ (binary)					$\{D_j\}_m$	$\{C_j\}_m$	$\{K_j\}_m$	$\{K_{j+1}-K_j\}_m$	τ_j	
1	1	1	1	1	1	31	1	13	12	43	
2	0	1	1	1	1	15	2	25	-13	18	
3	1	0	1	1	1	23	3	12	12	43	
4	1	1	0	1	1	27	4	24	-3	28	
5	0	1	1	0	1	13	5	21	-15	16	
6	0	0	1	1	0	6	6	6	5	36	
7	1	0	0	1	1	19	7	11	16	47	
8	1	1	0	0	1	25	8	27	-4	27	
9	1	1	1	0	0	28	9	23	-3	28	
10	0	1	1	1	0	14	10	20	-2	29	
11	0	0	1	1	1	7	11	18	-2	29	
12	0	0	0	1	1	3	12	16	-11	20	
13	0	0	0	0	1	1	13	5	5	36	
14	1	0	0	0	0	16	14	10	-8	23	
15	1	1	0	0	0	24	15	2	12	43	
16	0	1	1	0	0	12	16	14	12	43	
17	1	0	1	1	0	22	17	26	-4	27	
18	0	1	0	1	1	11	18	22	-15	16	
19	1	0	1	0	1	21	19	7	21	52	
20	0	1	0	1	0	10	20	28	-9	22	
21	0	0	1	0	1	5	21	19	-2	29	
22	1	0	0	1	0	18	22	17	-14	17	
23	0	1	0	0	1	9	23	3	12	43	
24	0	0	1	0	0	4	24	15	-7	24	
25	0	0	0	1	0	2	25	8	21	52	
26	1	0	0	0	1	17	26	29	-25	6	
27	0	1	0	0	0	8	27	4	5	36	
28	1	0	1	1	0	20	28	9	21	52	
29	1	1	0	1	0	26	29	30	1	32	
30	1	1	1	0	1	29	30	31	-30	1	
31	1	1	1	1	0	30	31	1	12	43	
1	1	1	1	1	1	31	1	13

図 8 5 次多項式のエラービット発生分布

Fig. 8. Distribution of adjacent error bit interval of five degree polynomial.

次に本構成法による具体的数値例をあげ上記の推測が妥当であることを明らかにする。

5・2 最大長系列発生器と2進カウンタ回路による構成
5次多項式による最大長系列発生器と2進カウンタ回路で構成した際の各レジスタ内容の推移とエラービット発生間隔を求めた結果を表4に、隣接エラービット間隔の分布を図8に示す。また、式(12)から算出される平均値、標準偏差と実際の特性との比較を5次、10次および16次多項式の場合につき表3に示す。

表4において、 $\{D_i\}_{10}, \{C_i\}_{10}$ はそれぞれ最大長系列発生器およびカウンタ回路のレジスタ内容の10進表示であり、両者が一致するとき発生するエラービットの最大長系列の1周期内における位置を K_j と表す(式(5)参照)。

ここでは、表3のEstimationの場合には K_j の出現に完全なランダム性を仮定しているため特性多項式による差異は現れていないが、実際には特性多項式によりランダム性が異なり、したがって隣接エラービット間隔の分布特性も若干相違することとなる。その相違が標準偏差のばらつきに現れている。また、特性多項式による相違および符号誤り率が小さい場合を表す例として16次多項式の場合の計算機シミュレーションによる結果を図9に示す。このときの平均符号誤り率は約 1.53×10^{-5} となる。

5・3 2つの同一次数最大長系列発生器による構成
5次多項式を用いた2つの最大長系列発生器で構成した場合の両発生器内の各レジスタ内容の推移とエラービット発

生間隔を表5に、隣接エラービット間隔の分布特性を図10に、またその平均値と標準偏差の例を表6に示す。隣接エラービット間隔の分布は、5・2の場合とは様相が異なり $\tau_j = 2^5$ 、一般には $\tau_j = 2^n$ の頻度が最も高く、これを中心として他はほぼ一様に分布している。特に、 $h(x)$ と $\bar{h}(x)$ が同一多項式の場合には

$$K_{j+1} - K_j = 1, \quad j = 1, 2, \dots, N-1 \dots (13)$$

が成り立つため

$$\tau_j = N + 1 = 2^n, \quad j = 1, 2, \dots, N-1 \dots (14)$$

となり、図10(a)に示すようにすべての隣接エラービット間隔は等しく、ランダム性は消滅することとなる。この関係は2つの多項式 $h(x), \bar{h}(x)$ による最大長系列発生器の類似性に起因しており、両出力系列の相互相関関数によりある程度のランダム性を推測することができる。レジスタ D_i と $\bar{D}_i$ の内容が一致したときにエラービットが出力されるが、その時間間隔が不規則であればよりランダム性が強くなる。この関係は D_i と $\bar{D}_i$ の内容の相関性により決まるが、レジスタの内容は順次出力端子より送出されるため、最大長系列の相関性と置き換えて評価することができる。特性多項式 $h(x), \bar{h}(x)$ を有する2つの最大長系列 $\{u_i\}, \{v_i\}$

表5 エラービット発生過程と隣接エラービット間隔の分布(2)

Table 5. Generating process error and adjacent error bit interval (2).

$h(x)=[5,4,2,1] \quad \bar{h}(x)=[5,3,2,1]$									
j	$\{D_i\}_2$ (binary)					$\{D_i\}_{10}$	$\{C_i\}_{10}$	$\{K_i\}$	τ_j
1	1	1	1	1	1	31	31	1	1 32
2	0	1	1	1	1	15	15	2	1 32
3	1	0	1	1	1	23	23	3	1 32
4	1	1	0	1	1	27	27	4	1 32
5	1	1	1	0	1	29	13	15	11 42
6	0	1	1	1	0	14	6	24	9 40
7	0	0	1	1	1	7	19	25	1 32
8	0	0	0	1	1	3	25	29	4 35
9	1	0	0	0	1	17	28	30	1 32
10	0	1	0	0	0	8	14	6	-24 7
11	1	0	1	0	0	20	7	7	1 32
12	0	1	0	1	0	10	3	8	1 32
13	1	0	1	0	1	21	1	20	12 43
14	1	1	0	1	0	26	16	21	1 32
15	0	1	1	0	1	13	24	22	1 32
16	1	0	1	1	0	22	12	23	1 32
17	0	1	0	1	1	11	22	16	-7 24
18	0	0	1	0	1	5	11	17	1 32
19	0	0	0	1	0	2	21	13	-4 27
20	0	0	0	0	1	1	10	12	-1 30
21	1	0	0	0	0	16	5	18	6 37
22	1	1	0	0	0	24	18	28	10 41
23	0	1	1	0	0	12	9	26	-2 29
24	0	0	1	1	0	6	4	27	1 32
25	1	0	0	1	1	19	2	19	-8 23
26	0	1	0	0	1	9	17	9	-10 21
27	0	0	1	0	0	4	8	10	1 32
28	1	0	0	1	0	18	20	11	3 34
29	1	1	0	0	1	25	26	14	-9 22
30	1	1	1	0	0	28	29	5	26 57
31	1	1	1	1	0	30	30	31	-30 1
1	1	1	1	1	1	31	31	1

図9 16次多項式のエラービット発生分布

Fig.9. Distribution of adjacent error bit interval of sixteen degree polynomial.

図 10 2つのM系列発生器による構成のエラービット発生分布

Fig. 10. Distribution of adjacent error bit interval of two Maximum length sequence.

表 6 実例と推定の標準偏差 (2)

Table 6. Difference between actual case and estimation (2).

n	Actual case				Estimation	
	$h(x)$	$\bar{h}(x)$	$\bar{\tau}$	σ_{τ}	$\bar{\tau}$	σ_{τ}
4	[4,1]	[4,3]	15	5.404	15	6.110
		[4,1]		0		
	[4,3]	[4,1]		5.404		
5	[5,4,2,1]	[5,3,2,1]	31	11.751	31	12.649
		[5,2]		8.621		
		[5,4,2,1]		0		
	[5,2]	[5,4,3,2]	31	9.046		
		[5,3]		11.303		
		[5,2]		0		

に対する相互相関関数 $C_{uv}(p)$ は次式で定義される⁽⁶⁾。

$$C_{uv}(p) = \frac{1}{N} \sum_{i=0}^{N-1} u_i v_{i+p} \dots \dots \dots (15)$$

図 11 2つのM系列発生器による相互(自己)相関関数

Fig. 11. Cross (Auto) correlation function between two maximum length sequence.

ここで、 $\{u_i\}, \{v_i\}$ の論理値 (1,0) は (+1,-1) に変換して算出するものとする。また $\{u_i\} = \{v_i\}$, すなわち $h(x) = \bar{h}(x)$ の場合には自己相関関数となる。上式を用いて図 10 で用いた各 $h(x)$ に対する相関関数を求めた結果を図 11 に示す。図より、(a) は $h(x)$ と $\bar{h}(x)$ が同一多項式のため相関が強く、したがってランダム性が失われるが、(b)、(c) は相関性にややばらつきがあるがランダム性の点からは、ほぼ同等と見ることができる。すなわち、特性多項式 $h(x)$ と $\bar{h}(x)$ が同次で異なっていれば若干の相違は現れるもののほぼ同等のランダム性を確保しうることとなる。

5.4 2つの異なる回路構成の比較検討 2種の構成法を比較すると一概にその優劣を決めることはできないが、類似の最大長系列発生器を使用するよりは、2進カウンタ回路で構成したほうがランダム性の点でやや優れていると思われる。このことは表 3 および表 6 の標準偏差の値を比較すると理解できる。

最大長系列発生器と2進カウンタ回路で構成する方法では、レジスタ D_i の変化はランダムであるのに対し、カウンタレジスタ C_i の変化は1ずつ増加する規則性を有している。一方、2つの最大長系列発生器による構成では、双方のレジスタ $D_i, \bar{D}_i$ がともにランダムに推移するため動作が複雑であるが、5次多項式までのシミュレーション結

図 12 一様分布実現の概念

Fig. 12. Distribution of adjacent error bit interval.

図 13 三角分布の重畳による一様分布の実現

Fig. 13. Realization of uniform distribution by superpose of triangular distribution.

図 14 一様分布実現のシミュレーション結果

Fig. 14. Simulation result of uniform distribution.

果では上記のような推論が導かれる。

5.5 エラービット間隔の一様分布近似実現法 これまでに述べたシミュレータの隣接エラービット間隔はほぼ三角分布を示すことを明らかにしてきたが、これを基本として近似的に一様分布を実現する方法について述べる。

擬似ランダムエラービット発生器の1周期 N ビット中に1つのエラービットを発生させた後 m 周期 (mNT_0) にわたりエラービットの発生を休止させるとエラービット間隔 τ_j の分布は mNT_0 だけシフトし $(1+mN)T_0$ から $(2N-1+mN)T_0$ の間に分布する。この関係を図 12 に示す。このシフトされた三角分布を M 個 ($m = 0, 1, 2, \dots, M-1$)

重畳させると図 13 のモデル図のように近似的に一様分布を実現することができる。このように M 個の三角分布をシフトし重畳させた分布におけるエラービット系列の1周期 T_U は次式となる。

$$T_U = \sum_{m=0}^{M-1} (m+1)N^2T_0 = \frac{1}{2}M(M+1)N^2T_0 \quad (16)$$

また、この間に発生するエラービットは MN であることより平均符号誤り率 P_e は

$$P_e = \frac{MN}{\frac{1}{2}M(M+1)N^2} = \frac{2}{(M+1)(2^n-1)} \quad (17)$$

で与えられる。なお、この方法では、1つの三角分布がある一定の時間内に集中しており、1周期内に分散していないため真の意味でのランダム性とは言えないが、長時間内にわたる観測としては、近似的にはランダムな一様分布と見ることができる。本方法によるシミュレーション結果を図 14 に示す。この結果から上記推論が立証されていることが明らかである。

6. 擬似バーストエラービット発生器の構成

4. で述べたランダムエラービット発生器は、最大長系列の周期 N の間にエラービット1個を発生させる構成となる。このエラービットに続いてパルスを連続して発生させ、その長さにランダム性を付与すれば近似的にバーストエラービット発生器を実現しうることとなる。ここでは、前記ランダムエラービット発生器を適用することにより擬似バーストエラービット発生器を構成する方法について述べる。

6.1 基本構成 擬似バーストエラービット発生器は、次数の異なる2つのランダムエラービット発生器、バーストエラービットの開始、終了を制御するスイッチおよび実際にバーストエラービットを送出するパルス生成器より構成される。具体的ブロック構成を図 15 に示す。高い次数の生成多項式で構成されるランダムエラービット発生器 (*CircuitA*) の出力がランダムエラーの開始を決定し、次数の低いランダムエラービット発生器 (*CircuitB*) がランダムエラーの終了時点制御する。その動作概要は以下に示す通りである。

擬似ランダムエラービットを発生する *CircuitA* の出力は、スイッチを ON にしパルス発生器からの連続パルスを送出するとともに、同時に *CircuitB* を起動し、*CircuitB* から発生されるランダムパルスによりスイッチを OFF とし、パルス発生器からの出力を停止させる。このときの *CircuitB* の動作は *CircuitA* と同様でレジスタ C_{Bi} と D_{Bi} の内容が比較されすべての C_{Bi} と D_{Bi} の内容が一致、すなわち

$$D_{Bi} = C_{Bi} \quad \text{All } i = 1, 2, \dots, n \quad (18)$$

が成り立つとパルス1個が生成される。*CircuitB* は周期

図 15 擬似バーストエラービット発生器の基本構成

Fig. 15. Basic configuration of pseudo-burst error generator.

が *CircuitA* より短いため 1 周期動作後は初期状態に戻り停止し、次に *CircuitA* からの出力を受けるまで待機していることとなる。

なお、*CircuitB* の起動・停止は別途準備するクロック回路の起動・停止と連動して行われる。すなわち、*CircuitA* からの出力によりクロック回路が動作を開始し、最初のクロックで *CircuitB* が起動し、また停止は C_{B_i} または D_{B_i} の最終値を検出することにより 1 周期終了を自動的に検知しクロックを停止することにより実行される。

以上により、最大バースト長が *CircuitB* の周期と等しいバーストエラービットが発生される。2 つのランダムエラービット発生器 *A, B* ともにその出力はランダム性を有していることにより、バーストの開始位置、バースト長ともにランダム性が期待できる。

6.2 バーストエラービット発生確率の解析 2 つのランダムエラービット発生器 *CircuitA* および *B* の生成多項式の次数をそれぞれ n_A, n_B 、基本周期を $N_A(N_A = 2^{n_A} - 1), N_B(N_B = 2^{n_B} - 1), (N_A > N_B)$ とする。両回路からの出力パルスの制御によりスイッチを通して送出されるランダムエラービットの総数は、*CircuitB* の 1 周期 ($N_B \cdot T_0$) 当りでは次のように求められる。

$$E_B = \sum_{j=1}^{N_B} K_j = \frac{1}{2} N_B (N_B + 1) \dots \dots \dots (19)$$

ここで、 K_j は 1 周期の始点からの基準化時間間隔で 1 から N_B までの整数を一順する。

上記のエラービット総数を *CircuitA* の 1 周期 ($N_A \cdot T_0$) に換算すると、*CircuitA* は 1 周期内に N_A 個のパルスを出し、また *CircuitB* は N_B 個の始点からの時間の異な

図 16 全周期 $N_A^2 T_0$ における擬似バーストエラービットの発生分布

Fig. 16. The occurrence distribution of the pseudo burst error bit in period $N_A^2 T_0$.

るパルスを生成するため、その総数 E_A は

$$E_A = E_B \frac{N_A}{N_B} = \frac{1}{2} N_A (N_B + 1) \dots \dots \dots (20)$$

となる。この 1 周期間の総情報パルス送出数は N_A^2 であることより平均バースト符号誤り率 P_{Burst} は

$$P_{Burst} = \frac{E_A}{N_A^2} = \frac{N_B + 1}{2 N_A} \dots \dots \dots (21)$$

となる。なお、ここでは N_A/N_B が整数であると仮定しているが、整数とならない場合は誤差を伴うこととなる。しかし、通常は $N_A \gg N_B$ と設定することが多くあまり問題にならないものと思われる。なお、バースト長は、エラービット数 1 から N_B に対して一様分布を呈する。

1 例として、*CircuitA* を 5 次多項式のランダムエラービット発生器、*CircuitB* を 3 次多項式で構成した場合の全周期 $N_A^2 T_0$ におけるバーストエラービット発生分布を算出した結果を図 16 に示す。図で横軸はエラービット発生位置を示し、各エラービットの幅および縦軸の値がバースト長を示す。エラービット発生位置およびバースト長ともにランダム性を有することが伺われ、上記推論が立証される。

ここでのバーストエラービットはソリッドバースト誤りに分類されるが⁽⁷⁾、異なる次数となる *CircuitB* の出力を重ねることにより一般的なバースト誤りの出力も可能となる。

本節では、擬似ランダムエラービット発生器を利用することにより、バーストエラービットの発生が可能であることを示した。これは無線通信におけるフェージング、あるいは同期はずれによるバースト誤り発生状況を想定したものである。

本論文では、バースト長の制御を別途準備したバーストエラー発生器 (*CircuitB*) で行う方法を採用しているためバースト長は一様分布になると思われるが、別の方法としてノイズ系モデルでよく用いられる隠れマルコフ過程を仮定した場合にはその分布はポアソン分布になることが予想される。なお、その実現手段および両者の優劣については今後の課題とする。

7. む す び

一定の平均符号誤り率を実現する伝送路シミュレータの一設計法について述べるとともにこれらの特性評価を示した。最大長系列発生器とカウンタ回路および2つの最大長系列発生器による構成法を提示したが、簡易なハードウェアで構成しうる点に特徴がある。

本論文における成果は以下のように要約される。

- (1) 最大長系列発生器のランダム性を利用し、カウンタ回路および比較器を用い擬似的にランダムエラービットを発生する方法を提案し、その回路構成を提示した。この出力は1周期 N に1個のパルスをランダムに出力する特性をもつ。
- (2) 計算機シミュレーションによりそのランダム特性を立証することを試み、理論による推定と実際に構成する回路との比較を行い、類似点、相違点を明らかにした。
- (3) 本方法において、エラービット発生間隔の分布は次数が高く、データ量が多くなるに伴い予測した三角分布に近くなることが明らかとなった。これは最大長系列発生器における各シフトレジスタの内容のランダム性に起因するものと考えられる。
- (4) 隣接エラービット発生間隔の分布を示す三角分布をシフトすることにより近似的に一樣分布を実現する方法を試み、計算機シミュレーションによりその特性を示した。これによりエラービット発生間隔の偏りを軽減しうることを明らかにした。
- (5) 2つの擬似ランダムエラービット発生器の組合せにより、1周期中にバースト性のエラービットを発生させる回路を提案し数値例とともにその妥当性を示した。

今後の課題は実際に回路として実現し、その特性を証明することにある。次数の高い回路構成によりシミュレーションおよび解析を行い、実用的なレベルで本方式を実現することである。また、隠れマルコフモデルおよびギルバートモデルによるバースト誤り発生過程との関連性についての

検討も重要な課題である。

(平成16年3月3日受付, 平成16年9月28日再受付)

文 献

- (1) BERNARD KSKLAR: Digital Communications, Prentice-Hall International, Inc. (2001)
- (2) ITU-T Recommendation O.150: "General Requirements for Instrumentation for Performance Measurements on Digital Transmission Equipment" (1996-5)
- (3) 柏木 潤: M 系列とその応用, 昭晃堂 (1996)
- (4) K. Tanaka et al: "Design of the Transmission Line Simulator having a Certain Bit Error Rate", Proc. 2000 Asia-Pacific Symposium on Broadcasting and Communications. No. GLE-10, pp.292-297, Bangkok, Thailand (2000-12)
- (5) N. Tsuchiya and K. Tanaka: "Design of the Transmission Line Simulator having a Certain Bit Error Rate", Proceedings of the School of Engineering Tokai University, Vol.41, No.1, pp.19-24 (2001-1) (in Japanese)
土屋如右・田中公男: 「一定の符号誤り率を有する伝送路シミュレータの設計」, 東海大学紀要工学部, 41, 1, pp.19-24 (2001-1)
- (6) 宮川 洋・岩垂好裕・今井秀樹: 符号理論, 昭晃堂 (1973)
- (7) Gilbert E.N.: "Capacity of a burst-noise channel", Bell Syst. Tech. J., pp.1253-1265 (1960)

土 屋 如 右 (学生員) 1977年11月24日生。2000年3月東海大学第二工学部電気工学科通信工学専攻卒業。

2002年3月同大学院博士課程前期了。現在、同大学院博士課程後期在学中。主としてデジタルネットワークおよびデジタル伝送方式・回路に関する研究に従事。電子情報通信学会学生会員。

田 中 公 男 (非会員) 1936年5月10日生。1959年3月東京工業大学理工学部電気工学科卒業。同年日本電信電話公社(現, NTT)電気通信研究所入所。1994年4月東海大学第二工学部電気工学科教授。2001年4月同大電子情報学部コミュニケーション工学科教授。工学博士。主として回路理論, デジタル伝送方式・回路およびデジタルネットワークに関する研究に従事。電子情報通信学会会員。