On Properties of Circuit for Circuit Evaluation as a Parallelization Procedure

Katsuhiro Seino Non-member (Niigata University, katsu@neuro.ie.niigata-u.ac.jp)

Ken Tanaka Member (Niigata University, tanaka@ie.niigata-u.ac.jp)

Keywords: circuit for circuit evaluation, **NC**, **P**, **P**-complete problem

It is shown here that if $\mathbf{NC} = \mathbf{P}$, $\mathbf{NC}$ hierarchy is finite. We give two proofs for it.

Proposition 1 $\mathbf{NC} = \mathbf{P} \Rightarrow \mathbf{NC}$ hierarchy is finite.

(proof) We consider a **P**-complete problem. A Turing machine with polynomial time constrain can solve it. If $\mathbf{NC} = \mathbf{P}$, a **NC** circuit can also solve it and otherwise not. Suppose that $\mathbf{NC} = \mathbf{P}$. A **NC** circuit that solve a **P**-complete problem, is considered to be a $\mathbf{NC}^i$ array with a specific growth rate. The fact that $\mathbf{NC} = \mathbf{P}$ and logarithmic space reductions can be executed within polynomial time, guarantees that any computation executed by **NC** circuit with a growth rate larger than i can be executed even by the circuit with rate i .

We give another proof for the proposition1.

Fig. 1. Circuit for Circuit Evaluation

Proposition 2 If $\mathbf{NC} = \mathbf{P}$, there exists a generic algorithm that transduces any polynomial size circuit into a polynomial size circuit with poly-log depth.

(proof) We refer a circuit which solves the circuit evaluation problem as “circuit for circuit evaluation”, indicated by $\{CVC_i\}$ where $i \geq 1$ and i is the length of input. We

represent polynomial size circuits array by $\{c_i\}$ and transduced circuits array by $\{d_i\}$, where $i \geq 1$, c_i and d_i are circuits with input length i .

Consider the evaluation of a circuit in $\{c_i\}$ by a circuit in $\{CVC_i\}$. A CVC, getting the description of c_i and its input x , compute $c_i(x)$.

$$CVC_{j(i)}((c_i, x)) \equiv c_i(x) \text{ where } j(i) = |(c_i, x)|$$

We compare the complexity of $\{CVC_i\}$ and that of $\{d_i\}$. Considering $j(i) = |(c_i, x)|$, this array can be transduced as follows,

$$\{d_i\} = \{CVC_{j(1)}, CVC_{j(2)}, CVC_{j(3)}, \dots, CVC_{j(i)}, \dots\}$$

The complexity of new circuits array depends on the complexity of $\{c_i\}$ and $\{CVC_i\}$.

We indicate the complexity of $\{c_i\}$ as size $S(i)$ and depth $D(i)$, and the complexity of $\{CVC_i\}$ as size $S'(i)$ and depth $D'(i)$. If $j(i) = |(c_i, x)|$, then $|c_i| \in O(S(i))$. The relationship $|c_i| > |x|$ lead us to $j(i) \in O(S(i))$, so the complexity of $\{d_i\}$ is size $S'(j(i))$ and depth $D'(j(i))$.

When $S(i)$ is polynomial, $D(i)$ is any, $S'(i)$ is polynomial and $D'(i)$ is poly-log, the size of $\{d_i\}$ become large but its depth is within poly-log. In other words, if j is a polynomial of i , D' is the order of poly-log D' in regard to j and i .

Since Circuit Evaluation Problem belongs to **P**, the assumption $\mathbf{NC} = \mathbf{P}$ implies that the circuit for circuit evaluation can be expressed with **NC** circuits and the depth of $\{d_i\}$ is poly-log with the same power of $\{CVC_i\}$.

The assumption $\mathbf{NC} = \mathbf{P}$ implies that any polynomial size circuit can be transduced into a polynomial size and poly-log depth circuit. Such a parallelization property can be applied not only for uniform circuits but also for non uniform circuits. This interesting property suggests that the assumption $\mathbf{NC} = \mathbf{P}$ would be false.

回路評価回路の並列化手続きとしての性質について

非会員 清野 克宏* 正員 田中 賢*

On Properties of Circuit for Circuit Evaluation as a Parallelization Procedure

Katsuhiko Seino*, Non-member, Ken Tanaka*, Member

It is shown here that if $\text{NC} = \text{P}$, NC hierarchy collapses. We give two proofs for it. From the point of view of circuit for circuit evaluation, the assumption $\text{NC} = \text{P}$ implies that any polynomial size circuit can be transduced into a polynomial size and poly-log depth circuit. Such a parallelization property can be applied not only for uniform circuits but also for non uniform circuits. This interesting property suggests that the assumption $\text{NC} = \text{P}$ would be false.

キーワード：回路評価回路， NC ， P ， P 完全問題

Keywords: circuit for circuit evaluation, NC , P , P -complete problem

1. まえがき

計算複雑さの理論のなかの P 完全性の理論は，大規模な並列計算がどこまで可能かを調べるのが目的のひとつになっている。並列計算の限界を見極めれば，高速化が本質的に困難な問題への努力を回避し，高速化が期待できる問題へのみ傾注することができる。

NC は現実的な並列計算のモデルで， P は現実的な直列計算のモデルである。 $\text{NC} = \text{P}$ ならば， P のすべての問題，すなわち，現実的な直列計算で解けるすべての問題が，現実的に並列計算できることになる。逆に $\text{NC} \neq \text{P}$ ならば， P のなかに本質的に直列的な問題があることになる。 NC と P の真の包含性は未解決である⁽⁵⁾。

本稿では， $\text{NC} = \text{P}$ という仮定の含意について考える。 $\text{NC} = \text{P}$ を仮定したときに，回路を評価する回路という考えが興味深い性質を導く。すなわち，構造的な制約をもつ NC 回路が構造的に制約のない一般の回路を評価しうる。この性質は， $\text{NC} = \text{P}$ という仮定が誤りであるということを示唆する。

2. NC 階層

NC は $\text{NC}^1 \subseteq \text{NC}^2 \subseteq \text{NC}^3 \subseteq \dots$ というように階層を構成するように定義される⁽²⁾。 $\text{NC} = \bigcup_{k \geq 0} \text{NC}^k$ となる。この定義上の階層が，本当に階層を構成するのか，それとも，ある NC^k より上が崩壊して階層が NC^k で押さ

えられるのかは未解決である。真の階層性を示すことは難しいことが知られている。

NC と P が計算量クラスとして一致するのかどうかは未解決問題だが，この問題は NC 階層の有限性と直接的に関わる。もし $\text{NC} = \text{P}$ ならば，その結果として， NC 階層の有限性が含意される。

〔命題 1〕 $\text{NC} = \text{P} \Rightarrow \text{NC}$ 階層は有限。

(証明)

P 完全問題をひとつ取りあげる。多項式時間制限されたチューリング機械⁽⁶⁾はその問題を解ける。 $\text{NC} = \text{P}$ ならば， NC 回路もその問題を解ける。 $\text{NC} \neq \text{P}$ ならば， NC 回路はその問題を解けない。

$\text{NC} = \text{P}$ を仮定する。 P 完全問題を解く NC 回路のひとつは，特定の成長率 i をもつ回路の系列 NC^i になっている。その成長率を越える NC 回路が行うのと同じ計算を，その特定の成長率のクラスの回路のひとつで行う可能性は， $\text{NC} = \text{P}$ と対数領域帰着が多項式時間で計算されることにより保証される。

特定の成長率を越える NC 回路が行う計算は，図 1 のような回路によって計算される。対数領域変換装置に対応する回路の成長率が i を越えることはない。

次節以降では，命題 1 のもう 1 つの証明を与える。

3. 回路評価回路

3.1 対数多項式のオーダーについて p 次の多項式は，一般に，つぎのように表される。

$$f(x) = a_p x^p + a_{p-1} x^{p-1} + \dots + a_1 x + a_0$$

この f に対して， $\log m$ を引数として与えたものは，対数

* 新潟大学工学部

950-2181 新潟市五十嵐二の町 8050

Faculty of Engineering, Niigata University,

8050 2-no-cho Ikarashi, Niigata city, Niigata 950-2181 Japan

図 1 対数領域変換器に対応する回路

Fig. 1. A Circuit for a Log Space Transducer.

多項式 (poly-log expression) と呼ばれる。ここでは、計算量の漸近的ふるまいに関心があるので、最高次の冪だけに注目して、オーダー表記する。

$$f(\log m) = f \circ \log(m) \in O(\log^p m)$$

もし、 $m = n^q$ となっている問題を考えるならば、上の式で $f \circ \log$ によって表されている量を、 m に関する量としてではなく、 n に関する量として捉えたいことがある。つぎの式は、そのような書き換えを示している。

$$\begin{aligned} O(\log^p m) &\ni \log^p m = \log^p n^q = (\log n^q)^p \\ &= (q \log n)^p = q^p \log^p n \in O(\log^p n) \end{aligned}$$

すなわち、 m が n の多項式ならば、 $f \circ \log$ は、 m に対しても、 n に対しても、 $\log^p$ のオーダーである。

3.2 回路評価回路について 回路評価問題は、形式言語のひとつであり、つぎのように定義される。

$$\{(d, x) \mid d \text{ は回路}, x \text{ は } d \text{ への入力}, d(x) = 1\}$$

この言語は、P 完全問題であることが証明されている⁽¹⁾。

チューリング機械を回路評価器として働かせる代わりに、回路で回路評価を行うこともできる。その回路を回路評価回路 (circuit for circuit evaluation) と呼ぶことにし、回路系列を $\{CVC_i\}$ で表すことにする。ここで、 $i \geq 1$ であり、 CVC_i は入力長が i の回路である。 CVC_i は引数として (d, x) を受け取る。式で表すと、

$$d(x) \equiv CVC_i((d, x)) = CVC_{|(d, x)|}((d, x))$$

$\{CVC_i\}$ は、回路において生じうるすべての計算を再現させるので、計算装置として組み合わせ回路を選んだときの万能計算装置である。万能回路が、ふつうの万能機械とは異なるところは、それが単一の機械ではなく、あるいは、単一の回路ではなく、単一の回路系列が万能計算装置になっているところである。わたしたちは、単一のチューリング機械に相当する機能を、単一の回路系列で表現するので、回路評価回路系列を、回路に対する万能計算装置と呼ぶことは、整合している。

図 2 回路評価回路

Fig. 2. Circuit for Circuit Evaluation.

3.3 NC = P の含意 NC = P という等式が成立すると仮定して、これが含意するものを考える。

〔命題 2〕 NC = P ならば、サイズが多項式の任意の回路を、サイズが多項式で、深さが対数多項式の回路へ変換する一般的な方法が存在する。

(証明) サイズが多項式の回路系列を $\{c_i\}$ で表記し、それを変換した回路系列を $\{d_i\}$ で表記する。ここで、 $i \geq 1$ であり、 c_i, d_i は入力長が i の回路である。

$\{CVC_i\}$ に含まれる回路によって、 $\{c_i\}$ に含まれる回路を評価することを考える。回路評価回路は、回路記述 c_i とそれへの入力 x を受け取り、 $c_i(x)$ を計算する。つぎの恒等式は、この性質を表している。

$$CVC_{j(i)}((c_i, x)) \equiv c_i(x) \text{ where } j(i) = |(c_i, x)|$$

これを系列全体で考えると、 $\{CVC_i\}$ から、新しい系列

$$\{d_i\} = \{\lambda x CVC_{j(i)}((c_i, x))\}$$

をつくるということになる。図 2 は、 c_i と d_i の関係を表現している。

$\{CVC_i\}$ の計算量と、 $\{d_i\}$ の計算量とを比較する。はじめに、 $\{CVC_i\}$ を示す。 $(CVC_1$ などの小さい入力長の回路評価回路は、実際には存在しない)

$$\{CVC_1, CVC_2, CVC_3, \dots, CVC_i, \dots\}$$

$j(i) = |(c_i, x)|$ とするとき、この系列全体はつぎのように変換される。新しい系列は、上の系列の部分集合になっている。

$$\begin{aligned} \{d_i\} = \\ \{CVC_{j(1)}, CVC_{j(2)}, CVC_{j(3)}, \dots, CVC_{j(i)}, \dots\} \end{aligned}$$

こうして得られる新しい回路系列の計算量は、 $\{c_i\}$ と $\{CVC_i\}$ の計算量に依存する。いま、 $\{c_i\}$ の計算量を size $S(i)$ and depth $D(i)$, $\{CVC_i\}$ の計算量を size $S'(i)$ and depth $D'(i)$ とする。上にあるように $j(i) = |(c_i, x)|$ のとき、 $|c_i| \in O(S(i))$ で、 $|c_i| > |x|$ だから、 $j(i) \in O(S(i))$ となり、 $\{d_i\}$ の計算量は

size $S'(j(i))$ and depth $D'(j(i))$ となる。

NC 回路を考えたとき, $S(i)$ は多項式, すなわち $j(i)$ は多項式, $D(i)$ は任意, $S'(i)$ は多項式, $D'(i)$ は対数多項式という場合が, 興味の対象になる。そのとき, $\{d_i\}$ の計算量は, サイズは大きくなるけれども, 深さは対数多項式に押さえられる。別の言い方では, j が i の多項式ならば, D' は, j に対しても, i に対しても, 対数多項式 D' のオーダーであるとなる。

回路評価問題は P に属す。したがって, $NC = P$ という仮定は, 回路評価回路が NC 回路として表現できることを含意する。このとき, $\{d_i\}$ の深さは, $\{CVC_i\}$ の深さと同じベキの対数多項式である。

P に属す回路評価問題が NC 回路でも計算できるという考えには, 興味深い性質が含まれている。その性質とは, 回路評価問題が対象としている回路が, 構造的に制約のない一般の回路であるにも関わらず, その一般の回路の評価を, 構造的な制約をもつ NC 回路で実行できるというものである。この性質は, $NC = P$ という仮定が誤りではないかという考えを抱かせる。

$NC = P$ を仮定すると, 回路評価回路を使って, 多項式サイズの任意の回路系列を, 対数多項式の深さの回路系列に変換できる。ここには, 回路を評価するのも回路であるという循環がある。評価される回路は $circuit - P = P/poly$

に属す任意の回路であり, 評価する回路は $NC = P$ を仮定した場合, その中の特定の回路である。

次節では線状回路を取り上げ, 並列化の様子を見る。

4. 線状回路の並列化について

$NC = P$ という仮定は, 多項式サイズの任意の一般回路が, NC 回路へ変形可能であることを含意する。P は, 対数領域生成される多項式サイズの一般回路で定義されるクラス size $n^{O(1)}$ (space $O(\log n)$) と等価なので, 変形方法について言及することなしに, 変形可能性が成立しなければならないことは, 定義からすぐにわかる。回路評価回路による評価は, その変形方法になっている。

回路の変形方法を調べるにあたって, もっとも簡単に変形できる, 対数多項式の深さではない回路として, 線状の回路を取り上げる。ここでいう線状の回路とは, 図 3 に示されているような, 素子が線状に並んだ回路を意味する。

このような線状回路を, 対数多項式深さの回路へ変形する。

4.1 並列化のための分割操作 見込み評価のために回路を半分にする。この操作全体は, つぎの各操作からなる。

- (1) 線状回路の深さを数える。(回路の深さを n とする。)
- (2) 回路を半分のところで分割する。出力側の半分が $\lfloor n/2 \rfloor$ 素子からなり, 入力側の半分が $\lceil n/2 \rceil$ 素子からなる。
- (3) 出力側の半分の複製する。その結果, 回路のサイズは $\lfloor n/2 \rfloor$ だけ増える。出力側の半分の回路と, 複

表 1 見込み評価による深さの変化

Table 1. The change of depth.

n	2	3	4	5	6	7	8	9	10	...
$d_1(n)$	4	5	5	6	6	7	7	8	8	...

図 3 線状回路

Fig. 3. A Linear Circuit.

図 4 並列化された回路

Fig. 4. The Parallelized Circuit.

製された半分の回路に、見込み値 0, 1 を与える。

- (4) 入力 S が 1 か 0 かに応じて、 T か F の入力を選択して出力するマルチプレクサを割り当てる。このモジュールは素子数 4, 深さ 3 である。

図 3 の回路を変形した結果を図 4 に示す。

このように変形された回路のサイズ $s_1(n)$ と深さ $d_1(n)$ は、

$$s_1(n) = n + \lfloor n/2 \rfloor + 4, \quad d_1(n) = \lceil n/2 \rceil + 3.$$

$1/2$ の誤差を無視すれば、サイズ n , 深さ n の回路が、1 回の分割で、サイズ $\frac{3}{2}n + 4$, 深さ $n/2 + 3$ の回路へ変形される。

線状回路を並列化するとき、下の $d_1(n)$ に関する表が示すように、並列化は $n \geq 8$ で意味をもつ。

4.2 並列化された回路の深さ 回路の並列化のために、分割操作を再帰的に適用する。つぎの式は、 $d(n)$ の再帰的定義を示している。

$$d(n) = \begin{cases} n & : n < 8 \\ d(\lceil n/2 \rceil) + 3 & : otherwise \end{cases} \dots\dots(1)$$

これを非再帰的な式へ書き換える。回路の深さは、 n から始まり、分割を施すにしたがって、つぎのような系列で深さが小さくなる。

$$\begin{aligned} d(n) &= \frac{n}{2^0} + 0 \cdot 3, \\ &\frac{n}{2^1} + 1 \cdot 3, \\ &\frac{n}{2^2} + 2 \cdot 3, \\ &\dots \end{aligned}$$

一般的には、分割回数 p に対して、 $d(n) = \frac{n}{2^p} + 3p$ である。 $n = 8$ が分割の基底だから、 $p = \lg n - 2$ となり、 $d(n)$ はつぎのような式で表される対数深さになる。

$$\begin{aligned} d(n) &= \frac{n}{2^{\lg n - 2}} + 3(\lg n - 2) \\ &= \frac{n}{2^{\lg n} \cdot 2^{-2}} + 3(\lg n - 2) \\ &= 2^2 + 3(\lg n - 2) = 3 \lg n - 2 \\ &\text{for } n \geq 8 \end{aligned}$$

4.3 並列化された回路のサイズ 次の式は $s(n)$ の再帰的定義を示している。

$$s(n) = \begin{cases} n & : n < 8 \\ \underbrace{s(\lceil n/2 \rceil)}_{\text{入力側の半分}} + 2 \underbrace{s(\lfloor n/2 \rfloor)}_{\text{出力側の半分}} + 4 & : otherwise \end{cases}$$

前節と同じように、この式を非再帰的な閉じた式へ書き換える。その際、切り上げ関数、切り下げ関数は無視する。すなわち、 $s(\lceil n/2 \rceil) + 2s(\lfloor n/2 \rfloor) = (3/2) \cdot s(n/2)$ とする。回路のサイズは n から始まり、分割を施すにしたがって、つぎのような系列でサイズが大きくなっていく。

$$\begin{aligned} s(n) &= (3/2)^0 n, \\ &(3/2)^1 n + 4 \cdot 3^0, \\ &(3/2)^2 n + 4 \cdot 3^0 + 4 \cdot 3^1, \\ &(3/2)^3 n + 4 \cdot 3^0 + 4 \cdot 3^1 + 4 \cdot 3^2, \\ &\dots \end{aligned}$$

分割の回数を p とすると、一般的には、

$$s(n) = \left(\frac{3}{2}\right)^p n + 4 \sum_{k=0}^{p-1} 3^k = \left(\frac{3}{2}\right)^p n + 4 \cdot \frac{1}{2}(3^p - 1).$$

$p = \lg n - 2$ を代入する。

$$\begin{aligned} s(n) &= \left(\frac{3}{2}\right)^{\lg n - 2} n + 4 \cdot \frac{1}{2}(3^{\lg n - 2} - 1) \\ &= \frac{3^{\lg n - 2}}{2^{\lg n} \cdot 2^{-2}} n + 2(3^{\lg n - 2} - 1) \\ &= 4 \cdot 3^{\lg n - 2} + 2(3^{\lg n - 2} - 1) \\ &= 6 \cdot 3^{\lg n - 2} - 2 \\ &= 2 \cdot 3^{\lg n - 1} - 2 \\ &\text{for } n \geq 8 \end{aligned}$$

異なる底を関係づける等式 $3^x \equiv 2^{(\lg 3)x}$ を使って、底が 2 の表現へ書き換えると、これが $O(n^{\lg 3})$ の関数であることがはっきりする。

$$\begin{aligned} s(n) &= 2 \cdot 2^{(\lg 3)(\lg n - 1)} - 2 \\ &= 2 \cdot 2^{(\lg 3) \lg n} \cdot 2^{-(\lg 3)} - 2 \\ &= 2 \cdot 2^{\lg n (\lg 3)} \cdot (1/3) - 2 \\ &= (2/3) \cdot n^{\lg 3} - 2. \end{aligned}$$

$1 < \lg 3 < 2$ だから、 n が大きいところで $n < n^{\lg 3} < n^2$ という関係になる。

この変形は、回路のサイズを大きくするけれども、深さが小さくなるので、回路は”並列化”される。サイズが n の線状回路を並列化して得られる回路の計算量は、切り上げ関数、切り下げ関数を無視しているので、おおよそ深さ $d(n) = 3 \lg n - 2$, サイズ $s(n) = (2/3) \cdot n^{\lg 3} - 2$ となる。線形深さが対数深さになり、サイズは n から $n^{\lg 3}$ のオーダーの量に増えている。

5. むすび

P 完全な問題である回路評価問題に注目して、 $\text{NC} = \text{P} \Rightarrow \text{NC}$ 階層は有限という命題を証明した。したがって、 NC 階層が無限ならば、 $\text{NC} \neq \text{P}$ となる。 $\text{NC} = \text{P}$ のとき、回路評価問題は並列化手続きとして働くという奇妙な性質を示す。回路評価問題を解く回路が他の問題を単にシミュレートすることによって、いわば自動的に並列化される。このことは、 $\text{NC} \neq \text{P}$ であることを示唆する。

上の命題は、一様回路だけではなく、非一様回路⁽⁴⁾でも同様に成立する。 $\text{NC} = \text{P}$ のもとでは、非一様な回路の並

列化も可能になり，多項式サイズ，深さ無制限の回路族は，多項式サイズ，対数多項式深さの回路族へと変換可能になる。この事実は，NC のような一様回路での証明を考える代わりに，非一様回路での証明を考えても， $NC \neq P$ の証明になるということを示している。

(平成 16 年 10 月 21 日受付，平成 17 年 8 月 8 日再受付)

文 献

- (1) R.E. Ladner: "The circuit value problem is log space complete for P", SIGACT News, Vol.7, pp.18-20 (1975)
- (2) Michael Sipser: "Introduction to the Theory of Computation", PWS Publishing Company (1997)
日本語訳：渡辺治ほか訳，計算理論の基礎，共立出版 (2000)
- (3) Nicholas Pippenger: "On simultaneous resource bounds", In San Juan, editor, Proceedings: 20th Annual Symposium on Foundations of Computer Science, pp.307-311 (1979)
- (4) J.L. Balcázar, J. Díaz, and J. Gabarró: "Structural Complexity", Vol.I, II of EATCS Monographs on Theoretical Computer Science. Springer Verlag, (1988), (1990)
日本語訳：(I のみ) 足立暁生訳，構造的計算量理論，シュプリンガー・フェアラーク東京 (1989)
- (5) R. Greenlaw, H.J. Hoover, and L.W. Ruzzo: "Limits to Parallel Computation: P-Completeness Theory", Oxford University Press (1995)

- (6) J.E. Hopcroft and J.D. Ullman: "Introduction to Automata Theory, Languages and Computation", Addison-Wesley (1979)

日本語版：野崎昭弘ほか訳，「オートマトン・言語理論・計算論 1, 同 2.」サイエンス社 (1984), (1986)

清 野 克 宏 (非会員) 2001 年新潟大学工学部情報工学科卒。

2004 年同自然科学研究科情報・計算機工学専攻博士前期課程修了。工学修士。

田 中 賢 (正員) 1989 年早大・理工・電気卒。1991 年東工

大・総合理工・システム科学修士課程了。1995 年東工大・理工・情報工学博士課程単位取得。2002 年新潟大学大工学部情報工学科講師。博士 (情報科学)。情報処理学会会員。