Electron Tunneling SiGe RTD with Enhanced Current Density Formed Using Quadruple-layer Buffer

Hiroataka Maekawa Non-member, Yoshihiro Sano Non-member, Yoshiyuki Suda, Member (東京農工大学大学院)
Chihiro Ueno Non-member (東京農工大学工学部)

Keywords : buffer layer, misfit dislocation, resonant tunneling diode, RTD, triple-layer buffer, quadruple-layer buffer

Si/Si_{1-x}Ge_x resonant tunneling diodes (RTD) have been intensively studied as one of next-generation quantum effect devices formed with Si-system materials. Previously, we have applied a combination of electron tunneling and multiple wells using a type II band offset structure, and have reported a high peak-to-valley current ratio (PVCR) of ~8 at room temperature. In the practical level, PVCR values of > ~10 and current densities of > ~10 kAcm⁻² are required for the high frequency operation.

To obtain type II band offset structure, a structure of strained Si / unstrained SiGe is required on a Si substrate. Previously, we have proposed a triple-layer buffer shown in Fig. 1. We have also experimentally cleared the relaxation mechanisms which are also illustrated in Fig. 1. In the triple-layer buffer formation process, the 1st and 2nd layers are grown coherently. When the 3rd layer is grown, the lattice mismatch of the lower interface between the 2nd layer and the substrate become larger than that of the upper interface between the 2nd and the 3rd layer. Therefore, most misfit dislocations are generated in the lower interface and the 3rd layer relaxes the lower layer and prevents threading dislocations from propagating to the buffer top surface. Thus, we show that our triple layer buffer is effective to form a relaxed buffer with high crystalline surface.

However, when we carry out high P doping during the buffer and emitter region growth for a vertical-type RTD to increase the current density, the buffer surface crystallinity is degraded because the crystallization is affected by the potential fluctuation induced by P dopants and the threading dislocations are easily generated.

To solve this problem, we have proposed a quadruple-layer buffer where misfit dislocations are distributed in the lower two interfaces and a higher crystalline buffer surface is obtained. With this buffer, we have successfully fabricated a high current density and high PVCR RTD. In this paper, we report the growth mechanisms of the quadruple-layer buffer and the results of application of this buffer to a conventional vertical-type RTD.

In the quadruple-layer buffer design, we grow the 1st Si_{0.88}Ge_{0.12} layer and the 2nd Si_{0.82}Ge_{0.18} layer, the total thickness of which is under the critical thickness, coherently on Si(001).

Fig. 1. Relaxation mechanisms of our proposed thin triple-layer buffer

Fig. 2. Structure of a quadruple-layer buffer doped with P and obtained lattice mismatches

Fig. 3. Comparison between *I-V* characteristics of RTDs fabricated with the P doped quadruple-layer buffer and undoped buffer

When the 3rd Si_{0.75}Ge_{0.25} layer and the 4th Si_{0.70}Ge_{0.30} layer are grown, the buffer relaxes, however, the threading dislocations do not increase. The lattice mismatches of the lower two interfaces become large as illustrated in Fig. 2. Since the threading dislocations do not increase, the top two layers function to drive generation of misfit dislocations in the lower two interfaces and prevent the threading dislocations from propagating to the buffer top surface. The misfit dislocations are distributed in multiple (two) interfaces and the generation of threading dislocations in the two top layers is effectively restrained. Then, the higher surface crystallinity is also obtained even under high P doping during the buffer growth.

In Fig. 3, typical *I-V* characteristics are compared between RTDs fabricated using a triple-layer buffer and a quadruple-layer buffer, and between RTDs fabricated with a P-doped quadruple-layer buffer and a nondoped quadruple-layer buffer. With the P-doped quadruple-layer buffer, the buffer surface crystallinity increased and a high current density of 3.4 kAcm⁻² and a high current PVCR of ~88 were simultaneously obtained.

4 層バッファを用いた高電流密度電子トンネル型 SiGe RTD

非会員 前川 裕隆* 非会員 佐野 嘉洋*
 非会員 上野 千尋** 正 員 須田 良幸*

Electron Tunneling SiGe RTD with Enhanced Current Density Formed Using Quadruple-layer Buffer

Hiroataka Maekawa*, Non-member, Yoshihiro Sano*, Non-member, Chihiro Ueno**, Non-member,
 Yoshiyuki Suda*, Member

We have proposed a strain-relaxed quadruple-layer buffer on the basis of our previously proposed thin double- and triple-layer formation mechanisms. With the quadruple-layer buffer, we have demonstrated that misfit dislocations are mainly generated and distributed in the two lower interfaces and the third and fourth layers drive the dislocation generation and prevent the dislocations from propagating to the surface. A resonant tunneling diode fabricated with the quadruple-layer buffer exhibits both a high current density and a high peak-to-valley current ratio.

キーワード：バッファ層，不整合転位，共鳴トンネルダイオード，歪緩和，RTD，SiGe

Keywords : buffer layer, misfit dislocation, resonant tunneling diode, RTD, strain relaxation, SiGe

1. はじめに

共鳴トンネルダイオード (RTD, Resonant Tunneling Diode) は次世代の高速論理素子として期待されている。RTD は量子井戸内の離散準位を利用したスイッチング素子であり，その I - V 特性は微分負性抵抗 (NDR, Negative Differential Resistance) を示す。RTD の静特性の重要な性能指標の一つに微分負性領域の電流の山対谷比 (PVCr, Peak-to-Valley Current Ratio) があり，その値として，実用には 10 程度が必要とされる。また，高速動作するために 10 kAcm^{-2} 程度以上の電流密度が必要とされる。

III-V 族系化合物半導体を用いると容易に高い障壁を得ることができることから主に III-V 族系 RTD の開発が進められてきた。これまで，III-V 族系化合物半導体の材料の組み合わせを用いて固体発振素子としては最速の 712 GHz の動作周波数を示す RTD が報告されている⁽¹⁾⁽²⁾。Si ベースの IV

族系 RTD は数百 GHz から 1 THz の高速動作が期待され⁽³⁾，現行 Si 論理素子との一体集積が可能になるなどの大きな利点を有するにもかかわらずその動作報告は少ない。これは，Si/SiGe IV 族系混晶半導体を用いた場合，障壁が低いことが一因となっている。

Si/SiGe RTD では，キャリアとして正孔および電子のいずれも用いられている。正孔をキャリアとする場合は，Type I のバンドオフセットを用いた無歪 Si (障壁) / 歪 SiGe (井戸) の構造，Type II のバンドオフセットを用いた歪 Si (障壁) / 無歪 SiGe (井戸) の構造が用いられる。しかし，これまで室温で NDR が観測されていない。その要因の一つに，正孔の有効質量が複数あり井戸内に量子準位が多数形成されるため，熱励起により複数の準位でトンネルが生じて，NDR がブロードになることが指摘されている⁽⁴⁾。

電子をキャリアとする場合は，Type I の構造ではバンドオフセットを得るのが難しいため，Type II のバンドオフセットを用いた歪 Si (井戸) / 無歪 SiGe (障壁) の構造が用いられる。歪 Si の伝導帯は縮退バンドが分裂し，走行方向で単一有効質量となるため，井戸内の量子準位数が低減する。我々は理論計算に基づき，電子トンネルと多重量子井戸の組み合わせが NDR 特性向上に最も効果があることを見出し，この組み合わせを初めて適用して RTD を試作して PVCr ~ 7.6 を得た⁽⁵⁾。

Type II で量子井戸部の無歪 SiGe 層を形成するためには，

* 東京農工大学大学院 工学教育部 電子情報工学専攻
 〒184-8588 東京都小金井市中町 2-24-16
 Graduate School of Engineering, Engineering, Graduate
 School of Engineering, Tokyo University of Agriculture
 and Technology
 2-24-16 Naka-Cho Koganei, Tokyo 184-8588, Japan
 ** 東京農工大学 工学部 電気電子工学科
 〒184-8588 東京都小金井市中町 2-24-16
 Department of Electrical and Electronic Engineering,
 Faculty of Engineering, Tokyo University of Agriculture
 and Technology
 2-24-16 Naka-Cho Koganei, Tokyo 184-8588, Japan

Si基板上に歪を緩和するための歪緩和SiGeバッファを形成する必要がある。歪緩和を行うために、SiGe バッファ/Si 基板界面に不整合転位を導入する。この時生じる貫通転位がバッファ表面に達すると、バッファ表面の結晶性、平坦性を悪化し、デバイス特性を悪化する。

従来歪緩和のために、SiGe 組成比を $0.1 \mu\text{m}^{-1}$ の割合で連続的に変えながら成長して形成する組成傾斜型バッファが用いられ⁽⁶⁾、貫通転位密度は 10^6cm^{-2} 程度であったが、膜厚が厚くなるため、作成時間が長くなりコストが増大する。これに対し、我々はGe組成を段階的に濃くし、薄化した、薄化2層バッファを提案した⁽⁷⁾。さらに、より安定した転位発生位置の制御のために、高Ge組成の極薄SiGe層をSi基板上に挿入した薄化3層構造を提案した⁽⁸⁾。これらバッファの層構造は、下位界面の応力が上位界面より大きくなるように形成する。このような形成過程で主に下位界面に転位が生じ、貫通転位の表出を上位層が抑制してバッファ表面の結晶性が向上する。

しかし、電流密度を上げるため、基板を低抵抗化すると、これらのバッファを用いても貫通転位表出の抑制が難しいという問題が生じた。本研究室では、薄化2、3層バッファ形成技術を基に、さらに、転位発生位置を分散する4層バッファを導入して、高PVCRと高電流密度の特性を同時に得ることを可能とした。本論文では、はじめに2層、3層バッファについて概観し、新しい4層バッファ技術と、この4層バッファを用いて作成したRTDの特性について述べる。

2. 実験

Si層、SiGe層はGS-MBE法(Gas Source Molecular Beam Epitaxy)を用い、Si(001)基板上に形成した。成膜チャンバの背圧は 10^{-10} torr台で、試料表面は成膜チャンバ内で通電加熱法を用いて 1000°C で清浄化した。Si、SiGe膜は原料ガスには Si_2H_6 、 GeH_4 を用いて 600°C または 630°C で成長した。また、n型ドーピングを行う場合は、ドーピングガスとして H_2 希釈した PH_3 を用いた。ドーパント濃度は 10^{19}cm^{-3} とした。ドーピング後 800°C 、3分アニール処理を施した。作成した試料の歪緩和率をXRD(X-ray Diffraction)の測定結果を用いて評価し、また試料表面の観察は走査型電子顕微鏡(SEM, Scanning Electron Microscope)を用いて行った。また、SiGeのGe組成、Pドーパ量は二次イオン質量分析(SIMS, Secondary Ion Mass Spectrometry)法を用いて評価した。

3. 結果および考察

〈3・1〉 薄化2層、3層バッファ⁽⁷⁾⁽⁸⁾ これまで提案した薄化2層バッファ、極薄高濃度Ge組成層を挿入した薄化3層バッファの形成原理をFig. 1に示す。薄化2層バッファでは第1層($\text{Si}_{0.82}\text{Ge}_{0.18}$)の膜厚を臨界膜厚以下(120nm)とし、歪を保ったままコヒーレント成長させる。その後、第2層($\text{Si}_{0.75}\text{Ge}_{0.25}$)を成長させると歪緩和が生じる。第2層のGe組成と厚みは第1層と第2層間よりもSi基板と第

1層間の下位界面の応力が高くなるように設定した。成長後、格子不整合を調べると、下位界面の格子不整合が大きく(0.35%)上位界面の格子不整合(0.08%)が小さい。また、表面の貫通転位密度も $\sim 10^5 \text{cm}^{-2}$ 程度と少ない。したがって、不整合転位が下位界面に集中的に発生し、また、この転位がバッファ表面へ伝播することを上位層が抑制することで、バッファ表面の結晶性が高く保たれていると考えられる。

薄化3層バッファは、 5nm の極薄高Ge組成層をSi基板と薄化2層バッファ界面に挿入した構成からなる。ただし、極薄の高Ge組成層(第1層)と薄化2層バッファ(第2層、第3層)の間に極薄Si層(5nm)を挿入し、第1層の格子欠陥が上位層に伝播しにくくした。下位界面のSi基板と第2層間の格子不整合は0.50%で第2、第3層間の格子不整合は0.03%であった。下位界面の格子不整合が基板と第1層間あるいは第1層と第2層間のどちらに生じているかは明らかではないが、下位界面に集中していることが判る。また、格子不整合率の比較から薄化3層バッファの方が薄化2層バッファより格子不整合がより効果的に下位界面に集中していることが判る。バッファ表面の緩和率も薄化2層バッファで40%、薄化3層バッファで50%と薄化3層バッファの

Fig. 1. Relaxation mechanisms of our previously proposed thin double- and triple-layer buffer.

Fig. 2. Cross section of a RTD fabricated with the triple-layer buffer.

Fig. 3. Typical I - V characteristics of a RTD fabricated with the triple-layer buffer.

方が 10%上昇した。

この薄化 3 層バッファを用いて、第 2 層を $\text{Si}_{0.82}\text{Ge}_{0.18}$ 120 nm、第 3 層を $\text{Si}_{0.75}\text{Ge}_{0.25}$ 80 nm とし、RTD を作成した。基板には $0.01 \sim 0.02 \text{ } \Omega\text{cm}$ n 型 Si (001) 用い、成膜中にはドーピングを行っていない。この RTD の構造を Fig. 2 に示す。薄化 3 層バッファ上に Si 20 nm 形成後、量子井戸部として $\text{Si}_{0.75}\text{Ge}_{0.25}$ 3 nm (障壁) / Si 3 nm (井戸) / $\text{Si}_{0.75}\text{Ge}_{0.25}$ 3 nm (障壁) / Si 5 nm (井戸) / $\text{Si}_{0.75}\text{Ge}_{0.25}$ 3 nm (障壁) を形成した。その後、キャップ層として $\text{Si}_{0.75}\text{Ge}_{0.25}$ 35 nm / Si 30 nm を成長させた。また、電極として Al をそれぞれ形成した。この RTD の I - V 特性を Fig. 3 に示す。室温下で PVCR ~ 13 という実用的な PVCR を得ることができた。このことから、形成した量子井戸が十分機能し、非弾性散乱への影響の少ない結晶性の良いバッファを得ることができたと考えられる。

〈3・2〉 P ドープ薄化 4 層バッファ RTD の電流密度を向上するため、バッファおよびキャップ層成長時に PH_3 を導入することで n 型ドーピングを施した。Fig. 2, 3 で用いた薄化 3 層バッファのドーピング前後の SEM 像を Fig. 4 に示す。

ドーピングを施したバッファ表面に無数の貫通転位が観測され、また表面に凹凸が増大したことから、バッファ表面の結晶性、および平坦性が悪化したことがわかる。これは高濃度 P ドープにより SiGe 結晶内の格子間ポテンシャルが乱れたことにより、SiGe 層の緩和成長で貫通転位が顕著になったためと考えられる。

そこで、これらの問題を解決し、結晶性および平坦性の向上を図るため、SiGe 層を 4 層にし、発生する不整合転位を分散したバッファを提案した。すなわち、従来の 2 層バッファの歪緩和機構である、上層形成で下位層を歪緩和すると共に、下位層からの転位伝播を抑制することにより表面の結晶性を維持する歪緩和機構を利用して、従来の薄化 2 層バッファより Ge 組成を細かく段階的に上昇することにより複数の下位界面に転位を分散し、さらに、その転位の上位層への表出を抑制することで、P ドープ時のバッファ表面の結晶性および平坦性向上を試みた。また、成膜温度をこれまでの 630°C から 600°C へ低温化して熱エネルギーを小さく

Fig. 4. Typical SEM images of triple-layer buffer surfaces without P doping (left) and with P doping (right).

Fig. 5. Typical SEM images of quadruple-layer buffer surfaces without P doping (left) and with P doping (right).

くすることにより、結晶内転位の発生および上位層への転位伝播の抑制を図った。

薄化 4 層バッファの構造は n 型 $0.01 \sim 0.02 \text{ } \Omega\text{cm}$ Si(001) 基板上にまず P ドープ量 $5 \times 10^{18} \text{ cm}^{-3}$ の Si 層を 30 nm 成長させた後、上層から下層の方向で $\text{Si}_{0.70}\text{Ge}_{0.30}$ (30 nm) / $\text{Si}_{0.75}\text{Ge}_{0.25}$ (80 nm) / $\text{Si}_{0.82}\text{Ge}_{0.18}$ (30 nm) / $\text{Si}_{0.87}\text{Ge}_{0.12}$ (100 nm) とした。第 1 層と第 2 層の臨界膜厚に対する厚みの割合は $20 \pm 5\%$ で、第 1 層の厚みの割合を大きくした。第 1 層、第 2 層はコヒーレントに成長するが、第 3 層を成長したときに臨界応力を超えて基板と第 1 層間、および第 1 層と第 2 層間に転位が発生するように設計した。この層構造を Fig. 6 に示す。また、各 SiGe 層の P ドープ量はおよそ $2 \times 10^{19} \text{ cm}^{-3}$ である。P ドープを施した場合と施さなかった場合の 4 層バッファの SEM 像を Fig. 5 に示す。

Fig. 5 の P ドープを施さなかった 4 層バッファは P ドープを施さなかった 3 層バッファと同様に高い平坦性と結晶性を示した。Fig. 5 の P ドープを施した 4 層バッファ表面は、欠陥構造が無くなり、表面のうねりも低減し、ドーブ

を施さないバッファと比較して同様の結晶性を示した。Pドープ4層バッファの貫通転位密度は $2 \times 10^5 \text{cm}^{-2}$ とドープを施さない3層バッファと同程度であった。

Pドープを施した4層バッファの各層成長後のSEM像をFig. 7に示す。第1層、第2層成長時は緩和が無くコヒーレントに成長した。成長表面も十分に高い結晶性を示した(Fig. 7 (a), (b))。Si_{0.75}Ge_{0.25}第3層を成長すると歪緩和が生じた。この時、Si基板とSi_{0.88}Ge_{0.12}第1層との格子不整合率は0.15%に対し、Si_{0.88}Ge_{0.12}第1層とSi_{0.75}Ge_{0.25}第3層との格子不整合率は0.30%と上位界面の側の格子不整合率が大きく転位が上位界面により多く発生している結果が得られた。しかし、表面の平坦性は高く貫通転位の上昇は見られなかった(Fig. 7 (c))。一方、第2層は薄くXRDのスペクトルを測定できないため、第1層と第2層との格子不整合率は測定できない。しかし、第3層形成後の緩和で表面結晶性に悪化が見られないため、第1層と第3層間に生じた格子不整合は、主に第1層と第2層間に格子不整合転位が生じて緩和したために生じたと考えられる。したがって、2つの下位界面に分散して転位が発生し、かつ第3層が貫通転位の伝播を抑制したと考えられる。このとき、Si_{0.88}Ge_{0.12}第1層は27%、Si_{0.75}Ge_{0.25}第3層は43%歪緩和した。

さらに上層のSi_{0.70}Ge_{0.30}第4層層を成長させると

Fig. 6. Structure of a quadruple-layer buffer doped with P and obtained lattice mismatches.

Fig. 7. Each layer's surface SEM image of the P-doped quadruple-layer buffer.

Si_{0.88}Ge_{0.12}第1層は66%と大きく歪緩和し、また、Si_{0.75}Ge_{0.25}第3層は59%緩和した。また、格子不整合率はSi基板とSi_{0.88}Ge_{0.12}第1層間で0.34%、Si_{0.88}Ge_{0.12}第1層とSi_{0.75}Ge_{0.25}第3層間で0.28%となり、最下位の界面の格子不整合が大きく増大したことから(Fig. 6)、主にこの界面で転位が増加したと考えられる。薄化4層バッファではドーピングを施しているにもかかわらず、そのSi_{0.75}Ge_{0.25}第3層は、同じ組成比の薄化3層バッファのSi_{0.75}Ge_{0.25}最上層の緩和率50%を上まわる歪緩和を示した。また、表面のうねりは増大したが、貫通転位の増大は見られなかった(Fig. 7 (d))。

このように、第3層、第4層は、基板と第1層間および第1層と第2層間の転位発生の駆動力となると同時に、転位伝播を抑制する機能を示すことが判った。また、複数の下位界面に転位の発生を分散したため、転位の表面への表出を抑制し、高い結晶性のバッファ表面を得ることが難しかったPドープした歪緩和バッファの作成に極めて有効であることが判った。

〈3・3〉 Pドープ4層バッファを用いたRTDのI-V特性

作成した4層バッファ上にi-Si 7 nm/n-Si 7 nm形成後、量子井戸部としてi-Si_{0.70}Ge_{0.30} 1.5 nm (障壁)/i-Si 5 nm (井

Fig. 8. Structure of a RTD fabricated with the P-doped quadruple-layer buffer.

Fig. 9. Comparison between I-V characteristics of RTDs fabricated with the P-doped quadruple-layer buffer and undoped buffers.

戸) $i\text{-Si}_{0.70}\text{Ge}_{0.30}$ 1.5 nm (障壁) $i\text{-Si}$ 5 nm (井戸) $i\text{-Si}_{0.70}\text{Ge}_{0.30}$ 1.5 nm (障壁) を成長させた。その後、キャップ層として $n\text{-Si}_{0.75}\text{Ge}_{0.25}$ 30 nm/ $n\text{-Si}$ 7 nm/ $i\text{-Si}$ 7 nm を成長させた。また、電極として Ni を真空蒸着法で形成し、 $\phi 50\ \mu\text{m}$ の円形の Ni 電極をマスクとしてメサ形構造を形成した。その後、Si 基板裏面に Al 電極を作成し、RTD の I - V 特性を測定した。同様の構造をアンドープの条件でも作成した。この RTD の構造を Fig. 8 に、 I - V 特性測定の結果を図 9 に示す。

これらの素子に含まれる貫通転位は 4 個程度と見積もられ、動特性の得られた III-V 系 RTD について報告されている 30 個⁽¹⁾ より十分少ないことが判る。Fig. 9 の測定結果に示すように、P ドープ 4 層バッファを用いた RTD の PVCR として、 ~ 88 の高い数値を得た。この RTD は、SiGe 障壁の高さが、第 3 層の歪緩和率を基に 80 meV 程度と見積もられるが、十分な負性抵抗特性を示していることが判る。さらに、P ドープ 4 層バッファを用いた RTD では、電流密度がアンドープの薄化 3、4 層バッファを用いた RTD と比べ 50 倍程度増加し、高電流密度化に成功したことが判る。アンドープの RTD に比べ高い電流密度であるにもかかわらず、共鳴トンネルが起こる電圧はドーピングによりおよそ半分程度になったことから、バッファ部、キャップ部の抵抗が下がり、これらの層での電圧降下が減少したと考えることができる。

4. まとめ

我々が提案した薄化 3 層バッファを用いた RTD の高電流密度化を目指し、従来アンドープであった SiGe バッファ層に P ドープによる n 型ドーピングを試みた。しかし、ドーピングにより薄化 3 層バッファの結晶性および平坦性は悪化した。そこで先に提案した薄化 2 層、3 層バッファの歪緩和機構を基に、各界面に転位を分散し高いバッファ表面結晶性および平坦性を持つ P ドープ 4 層バッファを提案した。この 4 層バッファでは主に転位が基板と第 1 層間および第 1 層と第 2 層間に発生し、第 3 層および第 4 層は転位発生の駆動力および転位の表面伝播の抑制として働くという結果が得られた。このバッファを用いて高電流密度 ($3.4\ \text{kAcm}^{-2}$) と大きな PVCR (~ 88) を有する RTD が試作できた。

謝 辞

本研究の一部は、東京農工大学 21 世紀 COE “ナノ未来材料”プログラムの援助により行われた。

(平成 18 年 2 月 9 日受付)

文 献

- (1) J. R. Shöderström, E. R. Brown, C. D. Parker, L. J. Mahoney, J. Y. Yao, T. G. Anderson, and T. C. McGill : “Growth and characterization of high current density, high-speed InAs/AlSb resonant tunneling diodes”, *Appl. Phys. Lett.*, Vol.58, p.275 (1991)

- (2) E. R. Brown, J. R. Shöderström, C. D. Parker, L. J. Mahoney, K. M. Molvar, and T. C. McGill : “Oscillation up to 712 GHz in InAs/AlSb resonant-tunneling diodes”, *Appl. Phys. Lett.*, Vol.58, p.2291 (1991)
- (3) D. J. Paul, I. V. Zozoulenko, K. -F. Berggren, B. Holländer, S. Mantl, N. Griffin, B. P. Coonan, G. Redmond, and G. M. Crean : “ n -type Si/SiGe resonant tunneling diodes”, *Materials Science and Engineering B*, Vol.89, p.26 (2002)
- (4) Z. Matutovic-Krstelj, C. W. Liu, X. Xiao, and J. C. Sturm : “Symmetric Si/Si_{1-x}Ge_x electron resonant tunneling diodes with an anomalous temperature behavior”, *Appl. Phys. Lett.*, Vol.62, p.603 (1993)
- (5) Y. Suda and H. Koyama : “Electron resonant tunneling with a high peak-to-valley ratio at room temperature in Si_{1-x}Ge_x/Si triple barrier diodes”, *Appl. Phys. Lett.*, Vol.79, p.2273 (2001)
- (6) J. W. P. Hsu, E. A. Fitzgerald, Y. H. Xie, P. J. Silverman, and M. J. Cardillo, “Surface morphology of related Ge_xSi_{1-x} films”, *Appl. Phys. Lett.*, **61**, 1293 (1992).
- (7) Y. Suda : “Si_{1-x}Ge_x/Si triple-barrier RTD with a high peak-to-valley ratio of ≥ 180 at RT”, ECS Proc. Volume on Advanced Luminescent Materials and Quantum Confinement II, ed. by M. Cahay et al., PV2002-9 (The Electrochemical Society Inc., NJ, p.47 (2002)
- (8) H. Maekawa, M. Shoji, and Y. Suda : “High PVCR Si/Si_{1-x}Ge_x DW RTD formed with new triple-layer buffer”, *Materials Science in semiconductor Processing*, Vol.8, p.417 (2005)

前 川 裕 隆

(非会員) 2002 年 3 月東京農工大学工学部卒。2004 年東京農工大学大学院工学研究科博士前期課程卒。現在、東京農工大学大学院工学教育部博士後期課程在籍。東京農工大学 21 世紀 COE “ナノ未来材料”プログラム RA。

佐 野 嘉 洋

(非会員) 2005 年 3 月東京農工大学工学部卒。現在、東京農工大学大学院工学教育部博士前期課程在籍。

上 野 千 尋

(非会員) 現在、東京農工大学工学部在籍。

須 田 良 幸

(正員) 1981 年 3 月東北大学大学院博士後期課程卒。現在、東京農工大学総合情報メディアセンター。大学院共生科学技術研究部および大学院工学教育部兼務。