An Interface and Communication Technique between Circuit Blocks in System LSI

Masafumi Hayakawa Member (Tokyo Denki University)

Tsugio Nakamura Member (Tokyo Denki University)

Narito Fuyutsume Member (Tokyo Denki University)

Hiroshi Kasahara Member (Tokyo Denki University)

Teruo Tanaka Member (Tokyo Denki University)

Keywords : system LSI, system on chip, intellectual property core, modularization, network on chip

As for the next generation of ultra large-scale integrated circuit in System-LSI/SoC, how to standardize the communication method and interface between diversified cores becomes one of the important problems, and various study reports have been done.

We propose a new method to solve the problem, where the communication between the cores is limited only to using message + parameters format. As the communication mechanism between IP cores and a common bus, we introduced the architecture, ACU, common to every core with various I/O functions, and it can be realized with less than 5k gates scale.

As the paradigm of Globally-Asynchronous Locally-Synchronous(GALS) system is attracting attention, this method is believed to be a good suggestion as a communication mechanism between local IP cores. In this case, it accompanies the problem of how to build up bus arbitration system. The Access Control Unit(ACU), we proposed, is an extremely simple architecture that does not need the bus arbitration system.

The exclusive use of the bus is controlled by the token method. In Fig.1, the communication protocol from IP core-2 to IP core-N is as follows.

If ACU-2 gets a token in the state that a “request to send” signal comes out of core-2 to ACU-2, ACU-2 returns a “clear to send” signal to IP core-2, and then IP core-2 sends data to ACU-2. ACU-2 translates the destination address(IP core-N) into the address of ACU-N and sends the data adding a source address of ACU-2 on the bus. When each ACU detects a start signal of a message, they all receive the message and compare the destination address with one’s own address, and only one ACU corresponding to the address(in this case, it is IP core-N) receives the attached

Fig. 1. Connection outline of the IP cores

parameters and output a “request to send” signal to IP core connected to the ACU. After receiving the “clear to send” signal from IP core-N, ACU-N stores the source address(in this case, it is IP core-2) temporarily and sends out the attached data to core-N.

The response data processed by IP core-N are sent back to ACU-N, and ACU-N sends out the data on the bus, after translating the source address that has been stored in ACU-N to the destination address. As well as the above mentioned transmission protocol from the ACU-2, each ACU compare the destination address with one’s address, and only ACU-2 with the corresponding address receives following parameters(data processed by IP core-N) and completes sending the answer data to IP core-2. After the transmission, the token is passed to following ACU-3 using “token pass line”. As a result, IP core 3 gets the right of using the bus.

The token arrived at core-N is passed to core-1. In this way, the token is circulated on the “token pass line”.

システム LSI 回路ブロックのインタフェースと通信方式

正 員 早川 雅文* 正 員 中村 次男*
 正 員 冬瓜 成人* 正 員 笠原 宏*
 正 員 田中 照夫**

An Interface and Communication Technique between Circuit Blocks in System LSI

Masafumi Hayakawa*, Member, Tsugio Nakamura*, Member, Narito Fuyutsume*, Member,
 Hiroshi Kasahara*, Member, Teruo Tanaka**, Member

In large-scale System-LSI/SoC, how to standardize the communication method between diversified cores becomes one of the important problems, and various study reports have been done.

We propose a new method to solve the problem, where the communication between the cores is limited only to using message + parameters format. As the communication mechanism between IP cores and a common bus, we introduced the architecture, ACU, common to every core with various I/O functions, and it can be realized with less than 5k gates scale.

As the paradigm of Globally-Asynchronous Locally-Synchronous(GALS) system is attracting attention, this method is believed to be a good suggestion as a communication mechanism between local IP cores.

キーワード : システム LSI, システム・オン・チップ, IP コア, モジュール化, ネットワーク・オン・チップ

Keywords : system LSI, system on chip, intellectual property core, modularization, network on chip

1. まえがき

超高集積化時代を向かえ、システム LSI, システム・オン・チップ (SoC) およびシステム・イン・パッケージ (SIP) においては、10 年以内に、数十から数百という回路ブロック (Intellectual Property Core : IP コア) が一つのチップ上に集積可能となると予測されている⁽¹⁾⁽²⁾。この規模の集積化においては電源電圧と消費電力、IP コア間の同期化とインタフェースの標準化および通信方式など課題が山積する。また、数十から数百の各 IP コアがひとつのチップ上に集積されると、従来のバス形ネットワークでは通信効率と消費電力の点で障害となることから、各 IP コア間を相互に接続するネットワークオンチップ (NoC) の構想が報告されている^{(1)~(6)}。また、このような大規模なチップに載せる全回路ブロックを一つの機関で設計することは設計に要する時間やコストなどから困難である。これには IP コアの再利

用とその流通形態が必要な手段となってくる。しかし、開発元の異なる IP コアの再利用にはインタフェースの標準化が不可欠であるが、各社それぞれ独自の技術を持って競合している現状を考慮すれば、その標準化は大変な問題である。この問題に対して多くの研究報告がなされており、その中で 3 つの例を挙げる。1 つは、各ノードに接続された IP コアはルータを介してパケット方式で通信⁽¹⁾、また、トラス網において仮想チャネルなしでデッドロックフリーを保証するルーティング手法⁽³⁾、次に、各 IP コア間の同期化に関しては、「全体的に非同期式/局所的に同期式 (GALS)」^{(4)~(6)}、そして、データを 1 クロックサイクルで転送可能な大きさに分割し、パケット方式を用いずルーティング情報は別の配線で並走させる⁽⁷⁾などがある。

筆者らは、2 つめの例を注目しており、IP コア間で送受信されるメッセージとパラメータという非常に簡素なフォーマットのメッセージ通信を行うことによって、インタフェースの標準化を容易にする研究を行ってきた。今回、IP コアとデータバスとの間に通信の制御を行う機構 (Access Control Unit: ACU) を配置 (各 IP コアにそれぞれの ACU) することにより IP コアはその ACU とのメッセージ通信によって目的とする IP コアと通信を行う方法を提案する⁽⁸⁾⁽⁹⁾。将来の NoC においても部分的には同期式を採用すべきであり、バス形ネットワークの問題を前述したが、通信速度や

* 東京電機大学情報環境学部
 〒270-1382 千葉県印西市武西学園台 2-1200
 Department of Information Environment Engineering School of
 Information Environment, Tokyo Denki University.
 Muzai Gakuendai 2-1200, Inzai Chiba 270-1382

** 東京電機大学工学部
 〒101-8457 東京都千代田区神田錦町 2-2
 Department of Electrical Engineering School of Engineering,
 Tokyo Denki University.
 Nishiki-chou 2-2, Kanda Chiyoda-ku Tokyo 101-8457

効率といった機能的に見て、特に通信頻度が多いコア間は非同期式通信とするよりも同期通信のバス形で構成したほうが都合のよい部分もある。この場合、バスの調停機構が大きな課題となるが、この ACU 間のバス制御を、コンピュータネットワークで用いられているトークン方式とすることにより、バス調停を必要としない単純な構成で実現できる。

提案する方式は単純な一系統の並列バスで、インタフェースプロトコルはメッセージとパラメータによる通信に限定したことにある。そのためインタフェースの ACU は特定の IP コアに依存しない全く同一のアーキテクチャで、インタフェースの標準化が容易であり、また小規模で実現できる点を特徴とするものである。

提案する通信方式を、剰余演算や多項式演算など複雑な制御を必要とする楕円曲線暗号アクセラレータに適用し、動作確認も行った。

以下に、各種 IP コア間の標準化を容易にするインタフェースおよびその通信制御機構 (ACU) の概要を述べ、FPGA での実験データを報告する。

2. IP コア間のインタフェース

開発元の異なる多種多様な IP コアの再利用にはインタフェースの標準化が不可欠である。そこで、メッセージ (その IP コアの機能) とパラメータ (その IP コアに与えられた機能処理するのに必要なデータ) から成るメッセージ通信とすることにより、IP コアの標準化が容易になる。また、使用者は個々の IP コアの処理手順を知る必要はなく、メッセージを送るだけという統一した使用法で複数の IP コアを使うことができる。

筆者らは現在、データ長に制限されず、且つ IP コアの再利用性と使用容易性を考慮した設計法の研究を行っている。その設計法を楕円曲線暗号アクセラレータに適用し、FPGA で試作し、提案する設計法の有効性を検証した⁽¹⁰⁾。その設計法とは、基本となるモジュールは単体でも IP コアとして機能するが、通常、複数の同一基本モジュールをカスケードに接続して IP コアは構成される。多種多様な IP コアの中から特定の IP コアを指定するメッセージとその処理に必要なデータをパラメータとしてバスに送出すると指定された IP コアがパラメータを取り込み処理結果を返す。その際、IP コアはデータ長に合った必要なモジュール数、クロック周波数、クロック数および不必要な基本モジュールのスタンバイモードなどを IP コア内で判断し、外部からの制御を一切必要としない安全自立形の IP コアとして機能する。これにより SoC で課題となっている IP コア間のインタフェースの標準化、IP コアの再利用性と使用容易性、最適なクロック周波数とクロック数による効率的な処理および消費電力の抑制などが期待できる。図 1 に試作した楕円曲線暗号アクセラレータの構成図を示す。四則演算コアとそれらを再利用してより高機能な IP コアを構成し、平方剰余コア (Compute EC Points)、楕円曲線上の点加算・点倍算コア (EC A/D)、楕円スカラー倍算コア (ECSM)、暗号化・復

図 1 楕円曲線暗号アクセラレータの構成

Fig. 1. Structure of ECC Accelerator

号コア (EC enc/dec), X と Y 座標の算出コア (Calculate, X,Y coordinate) および逆元コア (Inverse) などのコアから成る。図 1 の楕円曲線暗号アクセラレータは単純なカスケード接続により、鍵の長さ (データ長) に制限されることのないモジュール化を実現したものである。類似研究中ではバス幅 32 ビットで最も高速処理が期待できる結果が得られた。

IP コア間の通信フォーマットを図 2 に示す。簡単なために、1 ワードを 8 ビットで設計した。通常、メッセージはそれぞれ 1 ワードの IP コア指定と、パラメータの長さを示す精度情報 (データ長) から成る (それぞれワード単位に拡張可)。対象とする IP コアは多種多様であるが楕円曲線暗号システムの試作に際して適用した四則演算器を例に挙げて説明する。メッセージ部分の IP コア指定 (図 2(a)) で、その上位 2 ビットは四則演算器のオペランドのタイプ用に用いる。例えば、加算の場合、“00”で被加数のみ、“01”で加数のみ、“10”で被加数と加数とする。従って、この場合 64 個の IP コアまで対応できる。それ以上必要なら“11”として IP コアの指定を 1 ワード追加して拡張する。精度情報 (図 2(b)) は 1 ワードの MSB を拡張用ビットとし、“0”で 0~127 ワード (バイト) のデータを指定。それ以上の場合は MSB を“1”とすることにより 1 ワードの追加を意味し、16,383 ワードまでデータ長を拡張することができる (それ以上も同様にワード単位に精度情報を追加可能)。

バス上に図 2 のメッセージとパラメータを出力する場合はメッセージの開始を示すオール“0” (1 ワード) と通信の終了を意味するオール“1” (5 ワード) を付加する。全ての IP コアは 1 ワードのバスが全て“0”のメッセージ開始フレームを検出したら、次の 1 ワードから IP コアの指定を判断し、自分宛だったら続けて送られてくる精度情報に従って、パラメータを取り込む。自分宛でなかったら、続いて送られてくるデータを無視し、5 ワード分の連続した“1”を検出して通信の終了を知る。パラメータ中に“1”が 4 ワード以上連続するデータがある場合は、連続した 4 ワードの“1”の次には必ず 1 ワードの“0”を挿入し、受信する場合はその“0”を取り除く操作を行うことによって、通信終了の誤判定を防ぐ (メッセージ開始を示す 1 ワードのオール 0 以降、データ中にオール 0 が含まれていても、それが再度メッセージの開始と誤判定されることはない)。

(a) An example of the apoint of IP core

(b) Precision information(data length) for parameter

図2 IP コア間の通信フォーマット

Fig. 2. A communication format between IP cores

IP コアの指定する相手のアドレスである論理アドレスを集積時に決定した物理アドレスに変換する必要がある。そのため、IP コアとACU間ではIP コアの論理アドレスとACUの物理アドレスの変換が必要となる。ACU間の通信フォーマットを図3に示す。送信データのIP コア指定にはIP コアからの論理送信アドレスをそのACUのアドレスに送信アドレスとして付加し、続けて、送信するACUのアドレスを送信元アドレスとして付加して送信する(図3(a))。指定したIP コアで処理された結果はIP コア指定の送信元と送信先アドレスを逆にして、バスに送出される(図3(b))。

図3 ACU 間の通信フォーマット

Fig. 3. Send/receive data format between IP cores

3. 通信制御機構の概要

IP コアとバス間に提案する通信制御機構 (Access Control Unit : ACU) を各 IP コアごとに配置し、開発元の異なる各 IP コア間のインタフェースをとることで IP コアの再利用が容易になり、課題となっている各種 IP コアの標準化の問題が解決できる。更に、チップ上でのネットワークを形成するにあたり、従来のバス構成ではバス調停機構の問題が伴うが、コンピュータネットワークで用いられているトークン方式を ACU の連携に用いることでバスの使用权を制御する。これにより全 IP コアのバスの使用要求を集中的に調停する従来のようなバスアービタを構成するといったバス調停機構が不要になる。

ACU の特徴として、どの IP コアに対してもすべて全く同じアーキテクチャであり、接続する IP コアに合わせた設定をする必要は無く単純に IP コアと接続するだけで IP コア間の通信を行うことができる。さらにゲート数も 5K ゲートほどなので数千万ゲート規模の SoC のような超高集積回路内というような現状を考えると問題とならない規模で実現できる。

ACU モジュールの概要を図4、シミュレーションを図5、そして、IP コアの論理アドレスを ACU の物理アドレスに変換するテーブルに関しては、IP コアが4つの簡単な例で表1に示し、以下に各機構の概要を述べる。

トークン制御機構(図5(a))はトークン通知線、トークン終了検知線、IP コアの通信要求の有無によってトークンを保持するか、パスするかを管理および初期トークンを発生する機構である。集積時に任意に指定したひとつの ACU で一定時間(時間は任意に指定できる)経過したら初期ト

図 4 ACU モジュールの概要

Fig. 4. Online of the ACU Module

(a) Token control block

(b) Address translator block

(c) Address compare control block

図 5 シミュレーション結果

Fig. 5. Result of simulation

表 1 アドレステーブルの例

Table 1. Example of address table

IP core(logical address)	01	02	03	04
ACU (physical address)	21	22	23	24

クンを出力する。IP コアからの通信要求があり ($IP_y=0$), トークン通知線からトークンが入力されたとき ($t_in=0$), IP コアへの通信許可 ($IP_k=0$) を出力し, トークンを保持する ($keep_t=0$)。保持したトークンはデータ通信が終了したら次の ACU へトークンをパスする ($t_out=0$)。IP コアからの通信要求がなければ次の ACU へトークンをパスする。トークンを確実にパスするため, トークン通知線とトークン終了検知線はハンドシェイク方式を採用している。これによりトークン通知線がアクティブになったら直前の ACU のトークン終了検知線をアクティブにし ($f_out=0$), トークン通知を終了する。このトークンに相当するアクティブ信号をループ状にバスしていくことでバスの使用权を決定する。

また, なんらかのエラーでトークンが消滅してしまった場合, 任意に指定した機構が一定時間経過することで新たなトークンを出力する (初期トークンの出力と同様な状態)。

アドレス変換機構 (図 5(b)) は IP コアからデータ ($core_data$) を送信する場合, 送信先の IP コアの論理アドレスを ACU の物理アドレスに変換し (01→21), 送信元の ACU アドレスを付加して ($address_a=24$), オンチップバスにデータを送出する (bus_data)。送信後, 指定した IP コアからその IP コアの ACU に返送された処理結果は, アドレス判別機構で一時保存していた送信元アドレスを送信先アドレスとし, 元々の送信先アドレスを送信元アドレスとして, オンチップバスにデータを送出し, 送信元の ACU に返送する。

アドレス判別機構 (図 5(C)) はオンチップバスから送られてくるデータが自宛であるかを判別する。自宛でなければ続けて送られてくるアドレス以降のデータを無視する。自宛であれば, 続けて送られてくるパラメータを取り込み, IP コアへ通信要求を出力する ($acu_req=0$)。IP コアから通信許可 ($acu_ack=0$) を得たら, 送信元アドレスを取り除いて IP コアへデータを送出する ($core_data$)。このとき取り除いた送信元アドレスは, IP コアで処理されたデータを送信元の IP コアへ返送するために一時保存される ($address_b=24$)。

エラー判別機構はオンチップバスへデータを送出すると同時に取り込み, オンチップバスへ出力する前のデータと比較する。出力後のデータが出力前のデータと違っていたらオンチップバス上でデータが衝突していると判断する。これは本来 1 つであるべきトークンが誤動作で 2 つ以上存在してしまった結果, 生じたことであるので, エラー信号を出力して (該当する IP コアに対しては精度情報を“0”として再送要求を行なう) ACU を初期化する (トークンを非アクティブにし, トークンが全くない初期状態にする)。

図 6 IP コアの接続概要

Fig. 6. Connection outline of the IP cores

4. 提案する通信制御機構

バスの使用权はトークン方式によって決定する。この方式を用いることで, バス方式で問題となるバス調停機構を必要とすることなく, 単純な構成でバスの使用权を制御することができる。

提案する通信機構の通信例として, IP コア 2 から IP コア N へ通信を行う場合の手順を図 6 で説明する。IP コア 2 から IP コア N へのデータは, IP コア 2 に接続されている ACU2 に通信要求信号があり, トークンを取得することで ACU2 は IP コア 2 に通信許可信号を出力する。許可を得た IP コア 2 は接続されている ACU2 へデータを送出する。ACU2 は送信先アドレス (IP コア N のアドレス) をオンチップバス側アドレス (ACU N のアドレス) に変換し, 続けて ACU2 の送信元アドレスを付加したデータをバス上に送る。各 ACU はメッセージの開始を検知すると, 一斉にメッセージを取り込み, 送信先アドレスと自分のアドレスを比較し, 一致 (この場合 IP コア N) したもののだけが続けて送られてくるパラメータを取り込み, 接続されている IP コアへ通信要求を出力する。IP コア N から通信許可が得られたら, IP コア N に接続されている ACU N は送信元アドレス (IP コア 2 のアドレス) を ACU N に一時保存し, それを取り除いたデータを IP コア N へ送る。

IP コア N で処理されたデータは, 接続されている ACU N へ返送され, 一時保存していた送信元アドレス (IP コア 2 のアドレス) を処理後のデータの送信先アドレスとし, バス上に送る。ACU2 の送信時と同様に, すべての ACU がアドレス判別を行い, アドレスが一致した IP コア 2 の ACU2 だけが続けて送られてくる IP コア N の処理結果を受信し, IP コア 2 に送る。通信終了後, トークンはトークン通知線によって次の ACU である ACU3 へパスされる。これによって次は IP コア 3 がバスの使用权を得る。

IP コア N に接続されている ACU N からトークンがパスされた場合は IP コア 1 に接続されている ACU1 へパスされるようにトークン通知線をループ状に構成してトークンを循環させる。

5. FPGA での試作特性

提案する IP コア間の通信方式は多種多様な IP コアの機能

表 2 試作と評価結果

Table 2. Experiment and evaluation result

	Multiplication (8bit)	Comparison (8bit)	Addition (8bit)	Subtraction (8bit)	ACU	Inspection circuit
Number of input signals	4	4	4	4	23	2
Number of output signals	2	2	2	2	4	0
Number of I/O signals	8	8	8	8	17	0
Gate count	1,774	1,753	1,647	1,650	4974	26,620
Maximum frequency(MHz)	95.216	96.681	96.844	96.815	247.173	69.434

に依存しない全く同じアーキテクチャで実現できる。提案する通信機構の実証のため IP コアとしては簡単な 8 ビットの乗算器, 加算器, 減算器および比較器を用意し, Xilinx 社の Vertex-4 に組み込んで試作・実験を行った。1 ワードを 8 ビット, IP コア間の指定数が 0~63 とした場合の評価結果を表 2 に示す。システム全体の動作速度はそれぞれの IP コアの処理時間によるもので, ACU 自体は小規模で, 高速に動作可能である。

6. 比 較

複数の IP コアをひとつのチップに集積するような SoC では IP コア間の通信を行う NoC の構成が不可欠となる。オンチップバスに関する規格として, システムバスとペリフェラルバスで構成し, 複数のバスマスタから成る ARM 社の AMBA 仕様が普及してきている⁽¹¹⁾。また, SONICS 社の提供する OCP (Open Core Protocol) は IP コア間の通信を行うためのプロトコルが規定されており, IP コアやバスが OCP に準拠していれば IP コアの再設計が不要になる⁽¹²⁾⁽¹³⁾。その他, STMicroelectronics 社の STNoC, ALTERA 社の Atlantic インターフェース⁽¹⁴⁾など独自の通信方式が開発されている。

既存の類似方式として, 現在製品化されている STMicroelectronics 社の STNoC と SONICS 社の SonicsMX があり, 提案する方式との比較検討を行った。STNoC は提案する方式と同様に全 IP コアが, 時計回りと反時計回りのバスでループ状に接続され, 更に, 対角線上に存在する IP コアブロックと接続される。従って, 各 IP コアには左, 右および対角線上の 3 つの接続線があり, パケット通信機構のルータを備えた NoC である⁽¹³⁾。SonicsMX は OCP に準拠したプロトコルである標準インターフェースの OCP ソケットを介して IP コアがシステムインターコネクに接続されるものである。筆者らが提案する方式は以上の研究と比較して, 単純な一系統の並列バスで, インタフェースプロトコルはメッセージとパラメータによる通信に限定したことにある。そのためインタフェースの ACU は特定の IP コアに依存しない全く同一のアーキテクチャで, インタフェースの標準化が容易であり, 表 2 で示すように約 5k ゲートと小規模で, 高速動作が実現できることを特徴とするものである。提案する方式によりどの程度複雑な IP コア間のデータ通信が可能であるかを検証するため, 筆者らは 2 章で述べたように楕円曲線暗号アクセラレータに適用し, 提案する方式

が十分に有効であることを検証した。

7. ま と め

IP コアのハードウェア設計法によるインタフェースの標準化の問題を解決する一手法を提案し, それを実現するためのインタフェース機構の設計と検証を FPGA で行った。IP コアとバス間のインタフェースとなる通信制御機構 (ACU) は多種多様な機能をもった IP コアに対して, 全く同じアーキテクチャであり, 約 5k ゲートの規模で実現できる。この手法を用いることにより供給元の異なる IP コア間のインタフェースの標準化はメッセージとパラメータの通信だけとなり, 単純なメッセージ通信によって IP コア間の通信を行うことができる。これにより, IP コアはソフトウェアのように柔軟性のあるモジュールとして考えることができるため, 新たに IP コアを付加しようとした場合でも容易に対応できる。提案するハードウェア設計法により使用者は内部仕様を知る必要がなく, 多くの IP コアを容易に集積化および使用することが可能となる。

(平成 18 年 8 月 17 日受付, 平成 19 年 1 月 4 日再受付)

文 献

- (1) L. Benini and G. D. Micheli : "Networks on Chips : A New SoC Paradigm", IEEE, Computer, pp.70-78 (2002-1)
- (2) P. P. Pande, C. Grecu, M. Jones, A. Ivanov, and R. Saleh : "Performance Evaluation and Design Trade-offs for Network-on Chip Interconnect Architectures", IEEE Trans. on Computers, pp.1025-1040 (2005-8)
- (3) H. Matsutani, M. Koibuchi, and H. Amano : "A Virtual- channel Free Routing Strategy for On-chip Torus Networks", Vol.47, No.SIG12, pp.12-24 (2006) (in Japanese)
松谷宏紀・鯉渕道紘・天野英晴 : 「オンチップトラス網における仮想チャネルフリールーティング」, 情報論, コンピューティングシステム, 47, SIG12, pp.12-24 (2006)
- (4) 唐木信雄 : 「非同期回路設計のすすめ」, Design Wave, 7, pp.64-69 (2005-7)
- (5) R. Goering : 「次世代システム LSI の性能限界オンチップ・バスが鍵を握る」, EE TIMES Japan, No.3, pp.32-33 (2005-9)
- (6) M. W. Heath, W. P. Bureson, and I. G. Harris : "Synchro-Tokens: A Deterministic GALS Methodology for Chip-Level Debug and Test", IEEE Trans. on Computers, Vol.54, No.12, pp.1532-1546 (2005-12)
- (7) K. Anjo, M. Koibuchi, Y. Yamada, A. Jouraku, and H. Amano : "Evaluation of Local Labeling Scheme on Network-on-Chip", IEICE Trans, D-I, Vol.J88-D-I, No.6, pp.1076-1090 (2005) (in Japanese)
安生健一郎・鯉渕道紘・山田 裕・上原明也・天野英晴 : 「ネットワークオンチップにおけるローカルラベリング方式の評価」, 信学論, D-I, Vol.J88-D-I, No.6, pp.1076-1090 (2005)

- (8) K. Furuya, T. Nakamura, N. Fuyutsume, and H. Kasahara : "Design and Collaboration for IP Cores by an Object-oriented Technology", Kansai section Joint Convention of IEE, G10-15 (2003) (in Japanese)
 古屋憲吾・中村次男・冬爪成人・笠原 宏 : 「オブジェクト指向技術を導入した IP コアの設計とその連携方式」, 電気関係学会関西支部連大 G10-15 (2003)
- (9) M. Hayakawa, T. Nakamura, M. Sato, H. Hatakenaka, N. Fuyutsume, H. Kasahara, and T. Tanaka : "A Communication Technique between IP cores in SoC", Proc. IEEJ-EISConf., GS2-2, pp.746-750 (2005)
 早川雅文・中村次男・佐藤正幸・畠中浩行・冬爪成人・笠原 宏・田中照夫 : 「SoC 内 IP コア間の通信方式」, 平 17 電学電子・情報・システム部門大, GS2-2, pp.764-750 (2005) (in Japanese)
- (10) M. Sato, T. Nakamura, H. Hatakenaka, N. Fuyutsume, H. Kasahara, and T. Tanaka : "A Design Method of Self-Supporting Scalable IP Core and Application to Elliptic Curve Cryptosystem Design", Vol.48, No.2, pp.868-879 (2007) (in Japanese)
 佐藤正幸・中村次男・畠中浩行・冬爪成人・笠原 宏・田中照夫 : 「完全自立形スケーラブル IP コアの設計法と楕円曲線暗号処理システムへの適用例」, 情処論, 48, 2, pp.868-879 (2007)
- (11) http://www.jp.arm.com/kk/amba_index.html
- (12) KAWASAKI MICROELECTRONICS, INC. "SONICS smart interconnect IP News Release" (2004-4)
- (13) <http://techno.nikkeibp.co.jp/>
- (14) <http://altera.co.jp/products/ip/altera/t-alt-atlantic.html>

早 川 雅 文 (正員) 1982 年 6 月 28 日生。2005 年 3 月東京電機大学工学部電気工学科卒業。2007 年 3 月東京電機大学大学院修士修了。

中 村 次 男 (正員) 1948 年 6 月 19 日生。1971 年 3 月東京電機大学工学部電気工学科卒業。同年, 4 月日本電気精器(株)入社。1990 年 3 月東京電機大学大学院修士修了。現在, 東京電機大学大学院情報環境研究科客員教授。博士(工学)。デジタル演算機器, 高速暗号, 集積回路の盗用防止機構, オブジェクト指向ハードウェア設計法に関する研究に従事。著書「デジタル回路の基礎」(日本理工出版会), 「デジタル回路設計法-ワンチップ化の実例集-」(日本理工出版会), 「デジタル回路入門」(日本理工出版会), 「電子回路(2)デジタル編」(コロナ社), 「電気・電子-なぜなぜおもしろ読本」(山海堂)。IEEE 会員。

冬 爪 成 人 (正員) 1970 年 10 月 9 日生。1995 年 3 月東京電機大学工学部電気工学科卒業。2000 年同大学大学院博士課程修了。同大学工学部電気工学科助手, 同大学情報環境学部情報環境工学科助手を経て, 現在, 同学部同学科講師。博士(工学)。コンピュータネットワークに関する研究に従事。電子情報通信学会会員。

笠 原 宏 (正員) 1940 年 4 月 12 日生。1970 年 3 月東京電機大学大学院博士課程満期退学。同大学助手, 講師, 助教授を経て工学部電気工学科教授。現在, 情報環境学部情報環境工学科教授。工学博士。パワーエレクトロニクス, 計算機システム, 制御用分散処理システム, オブジェクト指向システム設計法, インタラクティブにとらえた脈診情報処理方式, 高速暗号化に関する研究に従事。情報処理学会, 電子情報通信学会, IEEE, ACM 各会員。

田 中 照 夫 (正員) 1943 年 9 月 19 日生。1972 年 3 月東京電機大学大学院工学研究科博士課程満期退学。主としてパワーエレクトロニクスに関する研究に従事。1969 年同大学助手, 専任講師, 助教授を経て, 現在, 同大学工学部電気工学科教授。IEEE 会員。