Fabrication and Evaluation of Complimentary Logic Circuits Using Zinc Oxide and Pentacene Thin Film Transistor

Hiroyuki Iechi Member (RICOH Co., LTD. & ChibaUniversity, iechi@rdc.ricoh.co.jp)

Yasuyuki Watanabe Non-member (ChibaUniversity, watabey@faculty.chiba-u.jp)

Hiroshi Yamauchi Non-member (ChibaUniversity, yamauchi@office.chiba-u.jp)

Kazuhiro Kudo Member (ChibaUniversity, kudo@faculty.chiba-u.jp)

Keywords : zinc oxide, pentacene, thin film transistor, organic transistor, CMOS inverter, charge transfer

Organic field effect transistors (OFETs) based on organic semiconductors are indispensable for fabricating the flexible displays, electronic papers, sensors, and radio frequency identification cards (RFIDs). Much work has been continuously devoted to achieving the high field effect mobility and to understanding the operation mechanism of the OFETs in order to realize the high performance devices. It has been reported in the articles that pentacene FET and crystal-rubren FET show high field-effect mobility of $1.0 \text{ cm}^2/\text{Vs}$ and $18 \text{ cm}^2/\text{Vs}$, respectively. The main application of OFETs in recent reports is related to pixel switches in active-matrix displays but some reports on other devices such as inverter circuits and logic circuits are very important devices for realizing flexible sheet displays. To realize the complementary circuits and logic circuits using organic materials, we need to have both n-channel and p-channel organic transistors. However, the majority of organic materials show p-type semiconducting properties and we have a little n-type organic material. It is hardly possible to realize n-type transistor having high operation properties. Therefore, we have proposed hybrid complementary metal oxide semiconductor (CMOS) inverters with n-channel zinc oxide (ZnO) transistors as the n-type inorganic material and p-channel organic transistors using pentacene as the p-type organic material.

In this study, we demonstrate the basic characteristics of the CMOS inverters with ZnO and pentacene transistors. Next, we describe basic charge transfer characteristics of ZnO thin films.

Figure 1 shows a schematic diagram and measurement circuit of ZnO and pentacene transistors. A heavily doped p-type Si wafer was used, and the thicknesses of the chemical vapor deposition SiN and SiO₂ double gate dielectric layer are 150 nm and 400 nm, respectively. The channel length of the pentacene FET is 100 μm

and channel width is 30 mm. On the other hand, the channel length of the ZnO FET is 20 μm and channel width is 3 mm. ZnO thin film transistors show n-type semiconducting properties having field-effect mobility of $2.1 \times 10^{-3} \text{ cm}^2/\text{Vs}$. On the other hand, pentacene thin film transistors show p-type semiconducting properties having field-effect mobility of $3.2 \times 10^{-2} \text{ cm}^2/\text{Vs}$. Figure 2 shows the voltage transfer characteristics of CMOS inverter using n-channel ZnO and p-channel pentacene transistors. The complementary inverter exhibited a large voltage gain ($\text{Gain} = \Delta V_{\text{out}} / \Delta V_{\text{in}}$) of 10-12. Figure 3 shows a current vs bias voltage plots of ZnO thin films in order to investigate the electron injection mechanism at the interface between ZnO thin film and ITO. The results obtained here demonstrate that it is important for the transistor using ZnO to inject charge from electrode to semiconducting material effectively.

Fig. 2. Voltage transfer characteristics of CMOS inverter employing pentacene and ZnO transistor

Fig. 1. Schematic diagram and measurement circuit of ZnO and pentacene transistors

Fig. 3. Current vs bias voltage plots of ZnO thin films

酸化亜鉛とペンタセン薄膜トランジスタを用いた コンプリメンタリー型論理素子の作製と評価

正員 家地 洋之^{*,***} 非会員 渡邊 康之^{**}
非会員 山内 博^{***} 正員 工藤 一浩^{***}

Fabrication and Evaluation of Complimentary Logic Circuits Using Zinc Oxide and Pentacene Thin Film Transistor

Hiroyuki Iechi^{*,***}, Member, Yasuyuki Watanabe^{**}, Non-member, Hiroshi Yamauchi^{***}, Non-member,
Kazuhiro Kudo^{***}, Member

We fabricated hybrid complementary inverters with n-channel zinc oxide (ZnO) transistors as the n-type inorganic material and p-channel organic transistors using pentacene as the p-type organic material. The complementary inverter exhibited a large voltage gain of 10–12 and a cut off frequency of 0.5 kHz. ZnO thin film transistors show n-type semiconducting properties having field effect mobility of $2.1 \times 10^{-3} \text{ cm}^2/\text{Vs}$. On the other hand, pentacene thin film transistors show p-type semiconducting properties having field effect mobility of $3.2 \times 10^{-2} \text{ cm}^2/\text{Vs}$. We describe basic charge transfer characteristics of ZnO thin films. The results obtained here demonstrate that it is important for the transistor using ZnO to be injected charge from electrode to semiconducting material effectively.

キーワード：酸化亜鉛，ペンタセン，薄膜トランジスタ，有機トランジスタ，CMOS インバーター，電荷輸送

Keywords : zinc oxide, pentacene, thin film transistor, organic transistor, CMOS inverter, charge transfer

1. はじめに

有機トランジスタは、フレキシブルディスプレイ、電子ペーパー⁽¹⁾、センサー⁽²⁾⁽³⁾、RFID (Radio Frequency Identification) カード⁽⁴⁾などを実現できる可能性を秘めていることから注目されている。これらを実現するために、高性能有機トランジスタが必要である。これまでに、ポリイミド上のペンタセントランジスタの移動度が $1 \text{ cm}^2/\text{Vs}$ ⁽⁵⁾、ルブレ単結晶を用いたもので移動度 $18 \text{ cm}^2/\text{Vs}$ ⁽⁶⁾が報告されており、興味深い。現在、有機トランジスタ応用にかかる研究は、アクティブマトリクス駆動用の画素スイッチに関するものが主流であり、フレキシブルシートディスプレイ

レイの実現に不可欠な有機トランジスタを用いた論理素子やインバーター回路に関する研究は少ない^{(7)–(10)}。有機論理素子の実現にあたっては、その基本構成である n チャネルトランジスタと p チャネルトランジスタを対称的に組み合わせた CMOS (Complementary Metal Oxide Semiconductor) インバーターの実用的な実現が当面の課題である。しかしながら、有機半導体材料の多くは p 型の電気的性質を示し、n 型を示す有機材料が希少であることから n 型有機トランジスタの実現の可能性は低い。良好な特性を有する CMOS インバーターを得るには、比較的特性の揃った n チャネル、p チャネルトランジスタを組み合わせる必要がある。これまでに、われわれは、RF (Radio Frequency) スパッタ法により作製した酸化亜鉛 (ZnO) 薄膜に対する X 線回折法による ZnO 薄膜の配向性の評価と電気的評価を行った結果により、ZnO トランジスタおよび tris (8-hydroxyquinolinolato) aluminum : (Alq₃) を発光層に用いた有機 LED (Light Emitting Diode) を作製し、ZnO 薄膜は有機発光トランジスタとして使用可能であることを報告した⁽¹¹⁾⁽¹²⁾。また、透明電極としても使用可能で、かつ、n 型のワイドギャップ半導体である ZnO 系材料を用いた n 型

* (株)リコー先端研
〒224-0035 横浜市都筑区新栄町 16-1
RICOH Co. LTD.
1-1-1 Shinei, Tsuzuki, Yokohama 224-0035
** 千葉大学先進科学研究教育センター
〒263-8522 千葉市稲毛区弥生町
1-33 Chiba University,
1-33 Yayoi-cho, Inage-ku, Chiba 263-8522
*** 千葉大学大学院工学研究科
〒263-8522 千葉市稲毛区弥生町
1-33 Advanced Organic Device Project,
1-33 Yayoi-cho, Inage-ku, Chiba 263-8522

トランジスタ^{(13)~(17)}に着目して、有機トランジスタと組み合わせた CMOS インバーターを提案している⁽¹⁸⁾。

本論文では、まず、ZnO 薄膜の電荷輸送特性の解析と評価を行った結果を示す。つぎに、ZnO トランジスタを n チャネル、ペンタセントランジスタを p チャネルとした構成の CMOS インバーターの性能について報告する。

2. ZnO 薄膜の成膜条件と電気的性質

〈2・1〉 Glass/ITO/ZnO/Al 構造の電気的性質 良い CMOS インバーターを実現するためには、ペンタセン p チャネルトランジスタに合うような ZnO n チャネルトランジスタを組み合わせる必要があり、作製条件を変えて、適合するトランジスタを作ることが重要である。とくに、駆動トランジスタである ZnO トランジスタの高性能化が必須であり、低電圧動作で高速の ZnO トランジスタが実現できれば、低い閾電圧と高い利得の CMOS インバーターが得られるはずである。ここで注目すべきことは、トランジスタ動作時の ZnO 薄膜中への電荷注入と電荷移動であると考えた。ZnO 薄膜の電気伝導を明らかにすることは ZnO トランジスタの高性能化のためのキーとなる課題である。とくに、「ZnO 薄膜への電荷注入と電極界面の影響」に着目して、ZnO 薄膜の電気的性質を調べた。図 1 は電気特性評価用に作製した Sn ドープ In₂O₃ (インジウム錫酸化物 (ITO)) / ZnO / Al サンドイッチ構造である。作製手順は、ITO 膜厚 110 nm 付ガラス基板 (CORNING 社製 1737F 厚さ 1.1 mm) 上に ITO 電極パターンをリソグラフィ法により作製後、RF スパッタ法により ZnO 薄膜を成膜した。陽極は真空蒸着法によるアルミニウム (Al) を用いた。Al 電極は円形であり、有効素子面積は 1.75 mm² である。Al 蒸着時の基板温度は、室温で行った。ZnO 薄膜は、2 種類のガス流量条件をパラメータとして成膜した。スパッタ装置チャンバー内の成膜時の圧力 0.8 Pa, RF パワー密度 1.65 W/cm² は、共通成膜条件とした。評価用試料作製後、測定はすべて真空中、暗状態にて行った。図 2 は、作製した ZnO 薄膜の電流-電圧特性 (I - V 特性) である。図 2 中の(a)はアルゴン

図 1 ZnO 薄膜評価のための ITO と Al 電極で挟んだ構造の評価用素子断面図

Fig. 1. Sample structure sandwiched by ITO electrode and Al electrode for evaluate ZnO thin films.

(Ar) ガス流量 10 sccm, (b) は Ar ガス流量 5 sccm, 酸素 (O₂) ガス流量 5 sccm で成膜した ZnO 薄膜の電気特性である。Ar ガス流量 10 sccm で成膜した試料はオーミック接触であった。一方, Ar ガス流量 5 sccm, O₂ ガス流量 5 sccm で成膜した試料は、立ち上がり電圧約 1.2 V のダイオード特性を示した。

〈2・2〉 ZnO 薄膜の電荷輸送機構 電極/ZnO 薄膜界面の電荷注入は、電極のフェルミ準位から ZnO の伝導帯の位置までのエネルギー差に対応する電荷注入障壁の高さによって左右されると考えられる。また、界面トラップの電荷移動に影響する界面準位については、界面トラップ準位

図 2 ZnO 薄膜の電流-電圧特性 (a) アルゴン 10 sccm (b) アルゴン 5 sccm, 酸素 5 sccm

Fig. 2. I - V characteristics of ZnO thin film. (a) Deposition condition of Ar 10 sccm (b) Ar 5 sccm and O₂ 5 sccm.

図 3 ZnO 薄膜の電流-電圧特性プロット

Fig. 3. Current vs bias voltage plots of ZnO thin films.

と伝導帯下端の関係、成膜条件による結晶方位⁽¹¹⁾や結晶欠陥に加えて、表面処理による汚れなどの影響による仕事関数の変化によって生じると考えられる。図 2 に示した $I-V$ 特性データを両対数プロットして、電荷注入機構について検討した。図 3(a) は Ar ガス流量 10 sccm で成膜した ZnO 薄膜の $I-V$ 特性である。一方、図 3(b) に示す Ar ガス流量 5 sccm, O_2 ガス流量 5 sccm で成膜した ZnO 薄膜の電流の電圧依存性においては、2~3 V 付近で変曲が見られる。ZnO 薄膜において、以上のような電気伝導性の違いが生じる原因は、ZnO 薄膜の C 軸が優性配向であるか C 軸以外の優性配向であるかによって、電気的な性質を制御できることによっている⁽¹¹⁾。電気特性がどのようになるのかは、膜内への電荷注入のされ方と膜内での電荷輸送のされ方との関連性が深い。一般的に、室温付近においては、比較的厚い膜厚領域ではバルク制限の電気伝導が支配的であり、薄い膜厚領域では電極/ZnO 薄膜界面の電気伝導が支配的であると考えられる。このことはわれわれのほかの実験、ペンタセン薄膜を用いた縦型トランジスタの電気伝導の検討により、すでに報告しており、ITO/ペンタセン界面に極薄膜 CuPc を挿入することにより Fowler-Nordheim トンネリング理論に従う注入電流が増大する結果が得られている^{(19)~(21)}。本実験の図 5(b) においても同様に、ZnO 薄膜の優先配向性に起因する電極/ZnO 薄膜界面現象により印加電圧を大きくするにつれて Fowler-Nordheim トンネリング理論に従う電荷注入に変化していることが予想できる。これらのことから、ZnO 薄膜トランジスタにおいては、電極からの電荷注入がトランジスタ動作の良否を決定する重要な要素であると考えている。

3. トランジスタの作製と動作特性

ZnO 薄膜の成膜条件と電気的性質の検討結果に基づいて、トランジスタを作製した。本実験に用いたトランジスタは、ソース電極からドレイン電極へ向かうキャリアの流

図 4 Si 基板上に作製した ZnO トランジスタとペンタセントランジスタの素子構造

Fig. 4. Schematic diagram of ZnO and pentacene transistor on Si substrate.

れを実質的にゲート電極に印加する電圧で制御する電界効果トランジスタである。図 4 は、ZnO トランジスタとペンタセントランジスタの素子断面構造と測定回路系である。低抵抗 p 型シリコン (Si) 基板 (100) 表面に熱 CVD (Chemical Vapor Deposition) 法により 150 nm の窒化ケイ素 (SiN) 薄膜を絶縁層として形成した後に、400 nm の二酸化ケイ素 (SiO₂) 薄膜を形成し、二層の絶縁層構造にしてある。これにより、RF スパッタ法による ZnO 薄膜成膜時に生じる絶縁層に対するダメージの軽減を図り、トランジスタを作製した際にゲートリーク電流を抑制する効果を期待している。また、硬くて脆いが緻密な性質の SiN 薄膜を配置し、その上に SiO₂ 薄膜を配置することによって、SiO₂ 単層膜による絶縁膜よりも薄く形成できる利点がある。さらに、SiN 単層膜によるよりも薄膜中のクラック発生を防止できる利点がある。低抵抗 p 型 Si 基板の裏面に、真空蒸着法により Al 電極を形成した。測定はすべて真空中、暗状態で行った。

〈3・1〉 ZnO トランジスタの作製方法 ZnO トランジスタは、図 4 に示す構造で作製した。各層の膜厚は、Al ゲート電極：100 nm, Al ソース・ドレイン電極：150 nm に設定した。チャネル長：20 μ m, チャネル幅：3 mm (楕型電極 1.5 mm $\times$ 2 ペア) である。ZnO 薄膜は、前述の SiN/SiO₂ 絶縁膜付 Si 基板上に RF スパッタ法により 70 nm の厚さで成膜した。ZnO 薄膜の成膜条件は、スパッタ装置チャンバー内の成膜時の圧力 0.8 Pa, RF パワー密度 1.65 W/cm², Ar 流量 10 sccm で成膜した。成膜は ANELVA 社製スパッタ装置 (L-332S) を使用した。ZnO ターゲットは、真空冶金(株)製、 ϕ 75 $\cdot$ 5 mm 厚、純度 99.9 % を使用した。Al ソース・ドレイン電極はメタルシャドウマスクを用い、真空蒸着法により形成した。

〈3・2〉 ZnO トランジスタの動作特性 図 5 は、作製した ZnO トランジスタの動作特性である。図 5(a) に示すように、ソース・ドレイン電圧 (V_{DS}) は 0 V から連続的に 30 V まで変化させ、ゲート電圧 (V_G) は、-20 V から +100 V まで 20 V ステップで変化させた。ドレイン電流 (I_{DS}) は、 10^{-4} A オーダーが得られ、出力特性において明瞭な変調特性が見られた。トランジスタの静特性の直線領域から見積もった電界効果移動度 (μ) は 2.1×10^{-3} cm²/Vs が得られた。図 5(b) は同一の素子の Log (I_{DS}) と $I_{DS}^{1/2}$ の V_G 依存性を示す伝達特性である。伝達特性から、オフ電流 $\sim 10^{-9}$ A, オン・オフ比 $\sim 10^5$, 閾値電圧 (V_{th}) 約 20 V が得られた。ゲート電圧 20 V 時の電流値から見積もった電気伝導度 (σ) は、 1.3×10^{-5} S/cm が得られ、これから求めたキャリア密度は 3.9×10^{16} cm⁻³ であった。一方、図 2(a) アルゴン 10 sccm のスパッタ成膜条件で成膜した ZnO 薄膜の電流-電圧特性から見積もった σ は、 1.9×10^{-7} S/cm が得られ、キャリア密度は、 6.0×10^{14} cm⁻³ であった。ZnO トランジスタの動作特性から見積もったキャリア密度は、2 端子構造 ZnO 薄膜のそれよりも二桁程度大きな値が得られた。これの原因は、トランジスタでは、電荷はゲート電圧によりト

図5 ZnO TFTの動作特性 (a) 静特性 (b) 伝達特性
Fig. 5. Characteristics of ZnO transistor. (a) Static characteristics. (b) Transfer characteristics.

ランジスタのチャネル領域に誘起されているのに対して、2端子構造においては、電荷はむしろZnO薄膜中或いはZnO/電極界面にトラップされていることにより実効的なキャリア密度の差が観察されているものと考えている。

〈3・3〉 ペンタセントランジスタの作製方法 ペンタセントランジスタは、図4に示す構造で作製した。各層の膜厚および寸法は、Alゲート電極：100 nm、Auソース、ドレイン電極：150 nmに設定した。チャネル長：100 μ m、チャネル幅：30 mm（櫛型電極：5 mm $\times$ 6 ペア）である。ペンタセン薄膜は真空蒸着法により成膜した。膜厚は70 nmである。成膜条件は、真空蒸着装置チャンバー内の成膜時の圧力 2×10^{-4} Pa、蒸着源の温度 200 $^{\circ}$ C、成膜レート 0.1 nm/s である。ソース・ドレイン電極蒸着時の基板温度は室温に設定した。

〈3・4〉 ペンタセントランジスタの動作特性 図6は、ペンタセントランジスタの動作特性である。図6(a)に示すように、 V_{DS} は0 Vから連続的に-40 Vまで変化させ、 V_G は+20 Vから-40 Vまで10 Vステップで変化させた。 I_{DS}

図6 ペンタセン TFTの動作特性 (a) 静特性 (b) 伝達特性
Fig. 6. Characteristics of pentacene transistor. (a) Static characteristics. (b) Transfer characteristics.

は、 10^{-3} A オーダーの電流値が得られ、明瞭な変調特性が見られた。図6(b)は、同一の素子の $\text{Log}(I_{DS})$ と $I_{DS}^{1/2}$ の V_G 依存性を示す伝達特性である。伝達特性から、オフ電流 $\sim 10^{-6}$ A、オン・オフ比 $\sim 10^3$ 、 V_{th} は約 10 V が得られた。 μ は、 3.2×10^{-2} cm^2/Vs であった。ペンタセントランジスタのゲート電圧 10 V 時の動作特性の直線領域から見積もった σ は、 4.4×10^{-4} S/cm が得られた。 σ から求めたキャリア密度は、 8.7×10^{16} cm^{-3} であった。図7は、図1に示した構造で、ペンタセン薄膜をITO電極とAu電極で挟んだ構成で作製したペンタセン薄膜の I - V 特性である。ペンタセン薄膜の厚さは、200 nm である。この I - V 特性から見積もった σ は、 1.6×10^{-7} S/cm が得られ、キャリア密度は、 3.2×10^{14} cm^{-3} であった。ペンタセントランジスタの動作特性から見積もったキャリア密度は、2端子構造の I - V 特性から見積もったよりも二桁程度大きかった。この原因も、ZnO 薄膜のキャリア密度を調べた結果と同様に、電荷輸送に寄与する実効的なキャリア密度に差が生じているものと考えている。このような現象は、長い時定数をもつト

図7 Pentacene 薄膜の電流－電圧特性
Fig. 7. I - V characteristics of pentacene thin film.

図8 CMOS インバーター回路
Fig. 8. CMOS inverter circuit.

ラップや空乏層の電氣的性質や障壁の高さに関係していると推察されるので、新しい材料である酸化物半導体や有機半導体の特性を知る上で最も基本的で重要な手法である各バイアス電圧下における接合容量の測定などによって、理論的に扱う必要がある。

〈3・5〉 CMOS インバーター 図8は、CMOS インバーターの回路図である。CMOS インバーターは、n チャネル ZnO トランジスタ駆動素子と p チャネルペンタセントランジスタ負荷素子を独立に作製し、回路的に接続して組み合わせた。図9は CMOS インバーターの電圧伝達特性である。供給電圧 (V_{supply}) は、+10 V および +20 V で印加した。低い入力電圧 (V_{in}) 領域では、ペンタセントランジスタがオン状態になり ZnO トランジスタがオフ状態になるので供給電圧が出力 (V_{out}) されている。一方、高い V_{in} 領域では、ZnO トランジスタがオン状態になりペンタセントランジスタがオフ状態になるので 0 V が出力されている。両方のトランジスタによって決定される CMOS インバーターの閾電圧は、60 V から 70 V 近傍であった。電圧利得 ($Gain = \Delta V_{out} / \Delta V_{in}$) は、10–12 程度が得られた。

図9 ペンタセントランジスタと ZnO トランジスタを組み合わせた CMOS インバーターの伝達特性

Fig. 9. Voltage transfer characteristics of CMOS inverter employing pentacene and ZnO transistor.

図10 ペンタセントランジスタと ZnO トランジスタを組み合わせた CMOS インバーターの周波数特性

Fig. 10. Frequency response of CMOS inverter employing pentacene and ZnO transistor.

つぎに、ゲートに正弦波交流電圧を印加して、CMOS インバーターの動特性（周波数特性）を測定した。図10に示す。測定条件は、 $V_{supply} = 20$ V、 V_{in} の幅は 25 V～35 V である。特性が 3 dB 低下となる周波数を遮断周波数 (f_c) と定義すると、 $f_c = 500$ Hz となった。

4. まとめ

RF スパッタ法による ZnO 薄膜を用いた n チャネル ZnO トランジスタと真空蒸着法による p チャネルペンタセントランジスタを作製し、無機・有機トランジスタの組み合わせによる CMOS インバーターを作製した。電極/ZnO 薄膜界面の基本的な電荷輸送機構について調べた結果、ZnO 薄

膜を用いたトランジスタは電極からの電荷注入が重要な役割を果たしていることがわかった。ZnO 薄膜を用いたトランジスタは、フレキシブルシートディスプレイのキーとなる構成要素として期待できる。今後は、熱刺激電流 (TSC: Thermally Stimulated Current) 測定法によるトラップ準位と空間電荷の測定⁽²²⁾、 $C-V$ 測定や電流の温度依存性による電極界面の電荷注入障壁や ZnO 薄膜の結晶格子構造と電気的性質の関係を調べることにより、トランジスタの更なる高性能化が期待できると考えている。

謝 辞

本研究の一部は、科学研究費補助金（基盤研究 B 課題番号 19360155）によって行われた。

（平成 19 年 5 月 31 日受付，平成 19 年 8 月 21 日再受付）

文 献

- (1) C. D. Sheraw, L. Zhou, J. R. Huang, D. J. Gundlach, T. N. Jackson, M. G. Kane, I. G. Hill, M. S. Hammond, J. Campi, B. K. Greening, J. Frank, and J. West : "Organic thin-film transistor-driven polymer-dispersed liquid crystal display on flexible polymeric substrate", *Appl. Phys. Lett.*, Vol.80, No.6, pp.1088 (2002)
- (2) Z. T. Zhu, J. T. Mason, R. Dieckmann, and G. G. Malliaras : "Humidity sensors based on pentacene thin-film transistors", *Appl. Phys. Lett.*, Vol.81, pp.4643-4645 (2002)
- (3) B. K. Crone, A. Dodabalapur, R. Sarpeshkar, A. Gelperin, H. E. Katz, and Z. Bao : "Organic oscillator and adaptive amplifier circuits for chemical vapor sensing", *J. Appl. Phys.*, Vol.91, No.12, pp.10140 (2002)
- (4) P. F. Baude, D. A. Ender, M. A. Haase, T. W. Kelly, D. V. Muires, and S. D. Theiss : "Pentacene-based radio-frequency identification circuitry", *Appl. Phys. Lett.*, Vol.82, No.22, pp.3964-3966 (2003)
- (5) Y. Kato, S. Iba, R. Teramoto, T. Sekitani, H. Kawaguchi, T. Someya, H. Kawaguchi, and T. Sakurai : "High mobility of pentacene field-effect transistors with polyimide gate dielectric layers", *Applied Phys. Lett.*, Vol.84, No.19, pp.3789-3791 (2004)
- (6) J. Takeya, M. Yamagishi, Y. Tominari, R. Hirahara, Y. Nakazawa, T. Nishikawa, T. Shimoda, and S. Ogawa : "Very high-mobility organic single-crystal transistors with in-crystal conduction channels", *Appl. Phys. Lett.*, Vol.90, pp.102120-1-102120-3 (2007)
- (7) A. Dodabalapur, J. Baumbach, K. Baldwin, and H. E. Katz : "Hybrid organic/inorganic complementary circuits", *Appl. Phys. Lett.*, Vol.68, No.16, pp.2246-2248 (1996)
- (8) A. Dodabalapur, J. Laquindanum, H. E. Katz, and Z. Bao : "Complementary circuits with organic transistors", *Appl. Phys. Lett.*, Vol.69, No.27, pp.4227-4229 (1996)
- (9) H. Klark, D. J. Gundlach, and T. N. Jackson : "Fast Organic Thin-Film Transistor Circuits", *IEEE Electron Device Lett.*, Vol.20, No.6, pp.289-291 (1999)
- (10) Y. Inoue, Y. Sakamoto, T. Suzuki, M. Kobayashi, Y. Gao, and S. Tokito : "Organic Thin-Film Transistors with High Electron Mobility Based on Perfluoropentacene", *Jpn. J. Appl. Phys.*, Vol.44, No.6, pp.3663-3668 (2005)
- (11) H. Iechi, K. Okawara, M. Sakai, M. Nakamura, and K. Kudo : "Vertical Type Organic Devices using Thin Film ZnO Transparent Electrode", *IEEE Trans. EIS*, Vol.124, No.6, pp.1207-1212 (2004-6) (in Japanese)
家地洋之・大河原健・酒井正俊・中村雅一・工藤一浩：「酸化亜鉛透明電極を用いた縦型有機デバイス」，*電学論 C*, **124**, 6, pp.1207-1212 (2004-6)
- (12) H. Yamauchi, M. Iizuka, and K. Kudo : "Fabrication of Vertical Organic Light-Emitting Transistor Using ZnO Thin Film", *Jpn.*

- J. Appl. Phys.*, Vol.46, No.4B, pp.2678-2682 (2007)
- (13) Y. Ohya, T. Niwa, T. Ban, and Y. Takahashi : "Thin Film Transistor of ZnO Fabricated by Chemical Solution Deposition", *Jpn. J. Appl. Phys.*, Vol.40, No.1, pp.297-298 (2001)
- (14) K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono : "Thin Film Transistor Fabricated in Single-Crystalline Transparent Oxide Semiconductor", *Science*, Vol.300, pp.1269-1272 (2003)
- (15) R. L. Hoffman, B. J. Norris, and J. F. Wager : "ZnO based transparent thin-film transistors", *Appl. Phys. Lett.*, Vol.82, pp.733-735 (2003)
- (16) P. F. Carcia, R. S. McLean, M. H. Reilly, and G. Nunes : "Transparent ZnO thin-film transistor fabricated by RF magnetron sputtering", *Appl. Phys. Lett.*, Vol.82, pp.1117-1119 (2003)
- (17) J. Nishi, F. M. Hossain, S. Takagi, T. Aita, K. Saikusa, Y. Ohmaki, I. Ohkubo, S. Nishimoto, A. Ohtomo, T. Fukumura, F. Matsukusa, Y. Ohno, H. Koinuma, H. Ohno, and M. Kawasaki : "High Mobility Thin Film Transistor with Transparent ZnO Channels", *Jpn. J. Appl. Phys.*, Vol.42, pp.347-349 (2003)
- (18) H. Iechi, Y. Watanabe, and K. Kudo : "Inverter Circuits using Pentacene and ZnO Transistors", *Jpn. J. Appl. Phys.*, Vol.48, No.4B, pp.2645-2649 (2007)
- (19) Y. Watanabe, H. Iechi, and K. Kudo : "Improvement in On/Off Ratio of Pentacene Static Induction Transistors with Ultrathin CuPc Layer", *Jpn. J. Appl. Phys.*, Vol.45, No.4B, pp.3698-3703 (2006)
- (20) Y. Watanabe, H. Iechi, and K. Kudo : "Effect of ITO Surface Condition on the Characteristics of Organic Static Induction Transistors Based on Pentacene Films", *Transactions of the Materials Research Society of Japan*, Vol.31, No.3, pp.593-596 (2006)
- (21) Y. Watanabe, H. Iechi, and K. Kudo : "Improvement in On/Off Ratio of Pentacene Static Induction Transistors by Controlling Hole Injection Barrier", *Jpn. J. Appl. Phys.*, Vol.46, No.4B, pp.2717-2721 (2006)
- (22) S. Kuniyoshi, S. Naruge, M. Iizuka, M. Nakamura, K. Kudo, and K. Tanaka : "Thermally stimulated current of pentacene Schottky diode", *Synthetic Metals*, Vol.137, pp.895-896 (2003)

家 地 洋 之

（正員） 1954 年 3 月 6 日生。1977 年 3 月防衛大学理工系応用化学教室卒業。1984 年（株）リコー入社，化合物半導体薄膜形成と評価に関する研究に従事。現在，千葉大学大学院工学研究科博士後期課程。有機半導体薄膜形成と素子作製および評価に関する研究に従事。応用物理学会会員。

渡 邊 康 之

（非会員） 1970 年 5 月 18 日生。1998 年 3 月東京理科大学大学院工学研究科電気工学専攻博士課程単位取得退学。現在，千葉大学先端科学研究教育センター特任教員。化合物半導体薄膜及び有機半導体薄膜形成と評価に関する研究に従事。応用物理学会会員。博士（工学）。

山 内 博

(非会員) 1975年7月20日生。1998年3月山形大学工学部機械システム工学科卒業。現在、千葉大学工学部技術職員。有機半導体薄膜形成と評価に関する研究に従事。応用物理学会会員。

工 藤 一 浩

(正員) 1954年8月15日生。1982年3月東京工業大学理工学研究科博士課程修了。松下電器産業(株)入社。1987年千葉大学工学部助教授, 1998年同教授。有機半導体薄膜及び化合物半導体薄膜の形成と評価に関する研究に従事。応用物理学会会員, 電子情報通信学会会員, 高分子学会会員。工学博士。