スイッチトキャパシタ増幅回路を用いた V/F, F/V 変換回路とその応用

正員 世木 秀明 (職業訓練大)
非会員 堀尾 喜彦 (東京電機大)
正員 森 真作 (慶応義塾大)

1. ま え が き

スイッチトキャパシタ (以下, SC と略す) 回路は, その特性が安定していて, 集積化にも適していることからフィルタ回路を中心に多くの回路に応用され, また, 実用化されている^{(1)~(11)}。これらの SC 回路網は, 一般的に外部から SC 回路のスイッチを制御するための制御クロックを必要としている。このため, 複雑な制御クロックを必要とする SC 回路では, 制御クロックを発生させる回路の規模が SC 回路よりも大きくなってしまおうという不都合を生じる場合もある。

本論文では, 筆者らの提案している SC 増幅回路^{(12)~(15)}の持つ諸特性を利用して構成した, 外部から制御クロックを必要としない SC・V/F 変換回路および, F/V 変換回路を提案する。そして, その原理と回路構成, およびディスクリート回路により構成した本方式に基づく SC・F/V, V/F 変換回路の実験評価結果について述べる。

更に, 本論文で提案する SC・V/F, F/V 変換回路の応用例として VCO 回路, FM 変調および, 復調回路, FSK 変調および, 復調回路についても示し, これらの応用回路の実験評価結果についても述べる。

本論文で提案する V/F, F/V 変換回路は, 外部から制御クロックを必要としないので, 回路全体が非常に小規模に構成できるばかりでなく, 数多くの応用例が

考えられ, アナログデジタル・インターフェース回路の小規模化, 低消費電力化, また, 集積化に有用であると考えられる。

2. スイッチトキャパシタ V/F, F/V 変換回路

まず最初に, 筆者らの提案している SC 増幅回路について簡単に述べる。

図 1(a)に MOS 形 FET, および抵抗を用いて構成した従来の自己バイアス型増幅回路を, (b)図に筆者らが提案している自己バイアス形 SC 増幅回路を示す。(b)図に示す自己バイアス形 SC 増幅回路は, 三相の制御クロックによって各スイッチが制御される。図中の各スイッチに記した数字は, 制御クロックの第何相目にスイッチが ON になるかを示したものである。ここで, (b)図に示した自己バイアス形 SC 増幅回路の Z 領域での入力対出力電圧の関係は, FET を定電流源と考え, その相互コンダクタンスを g_m , ゲー

図 1 スイッチトキャパシタ増幅回路

Fig. 1. The switched capacitor amplifier.

V/F, F/V Converters Using Switched Capacitor Amplifier and these applications. By Hideaki Seki, Member (Department of Rehabilitation Engineering, The Institute of Vocational Training), Yoshihiko Horio, Non-member (Department of Electronics, Faculty of Engineering, Tokyo Denki University) & Shinsaku Mori, Member (Department of Electrical Engineering, Faculty of Science and Technology, Keio University).

世木秀明: 正員, 職業訓練大学校福祉工学科

堀尾喜彦: 非会員, 東京電機大学工学部

森 真作: 正員, 慶応義塾大学理工学部

トスレッシュホールド電圧を V_{th} , 制御クロックの第二相目の期間を T' とすると, (1)式により求めることができる。

$$V_0(z) = \frac{-g_m \{V_i(z) - V_{th}\} T' z^{-1/3}}{C_d} + V_{dd} \quad \dots\dots\dots (1)$$

(1)式より, (b)図に示す SC 増幅回路の電圧利得は, 制御クロックの周期ではなく, 制御クロックの第二相目の期間, すなわち, FET が動作している期間により決定される。また, ここに示す SC 増幅回路は, 能動素子が間欠的に動作するので SC 回路網で扱うサンプリングされたアナログ信号の処理に適し, 低消費電力化が期待できる。また, 制御クロックを変えるだけでその諸特性を変化できるという利点を持っている。

〈2・1〉 スイッチトキャパシタ V/F 変換回路 第2章で述べた SC 増幅回路の電圧利得を示す(1)式を以下のように変形する。

$$T' = \frac{C_d (V_{dd} - V_0)}{g_m (V_i - V_{th})} \quad \dots\dots\dots (2)$$

ここで, (1)式中の z および $z^{-1/3}$ は, 以下の解析にあたっては, 無視している。

(2)式において, V_0 が一定であると仮定すると制御クロックの周期 T' は, 入力電圧 V_i に反比例することがわかる。従って, この SC 増幅回路の特性を用いることで SC・V/F 変換回路を実現することができる。

図2に示す回路は, この特性を用いて構成した SC・V/F 変換回路である。図2において COMP. は, 図3に示すように入力電圧が V_{thh} から V_{thl} の間を下降しているときに出力電圧が H レベルになる特性を持つウインドウコンパレータである。また, SC・V/F 変換回路の各スイッチは, ウインドウコンパレータの出力信号 $\phi_1, \bar{\phi}_1, \phi_2$ および, $\bar{\phi}_2$ によって制御される。

図4に, 図2に示す SC・V/F 変換回路の定常発振状態における動作タイムチャートを示す。

図4に示されるように, 本方式の SC・V/F 変換回路は, 入力電圧 V_i に従い以下の6ステップにより自己発振を行う。

(1) 時刻 t_n まず, ある時刻 t_n において, キャパシタ C_1 が電源電圧 V_{dd} に充電されており, ϕ_2 が L レベルであると仮定する。

このとき, キャパシタ C_1 は, 定電流源である FET Q_1 のゲート印加電圧 (V_{in}) に従った定電流により放電が開始される。

(2) 時刻 $t_n + t_d$ キャパシタ C_1 の端子電圧が

図2 SC・V/F 変換回路

Fig. 2. The SC voltage to frequency converter.

図3 使用ウインドウ・コンパレータの特性

Fig. 3. The characteristics of the window-comparator.

図4 SC・V/F 変換回路の動作タイム・チャート

Fig. 4. The node voltage timing chart of the SC V/F converter.

コンパレータの上限スレッシュホールド電圧 V_{thh} になると ϕ_1 は H レベルとなり, キャパシタ C_2 は, 電源電圧 V_{dd} により充電される。

(3) 時刻 $t_{n+1/2}$ キャパシタ C_1 の端子電圧がコンパレータの下限スレッシュホールド電圧になると ϕ_1 は, L レベルとなり, キャパシタ C_2 は, 定電流源である FET Q_2 のゲート印加電圧 (V_{in}) に従った定電流により放電が開始される。

(4) 時刻 $t_{n+1/2} + t_d$ キャパシタ C_2 の端子電圧がコンパレータの上限スレッシュホールド電圧 V_{thh} になると, ϕ_2 は H レベルとなり, キャパシタ C_1 は電源電圧 V_{dd} により充電される。

(5) 時刻 t_{n+1} キャパシタ C_2 の端子電圧がコンパレータの下限スレッシュホールド電圧 V_{thl} になると ϕ_2 は L レベルとなり、キャパシタ C_1 は、定電流源である FET Q_1 のゲート印加電圧 (V_{in}) に従った定電流により放電が開始される。

(6) 時刻 $t_{n+1}+t_d$ キャパシタ C_1 の端子電圧がコンパレータの上限スレッシュホールド電圧 V_{thh} になると ϕ_1 は H レベルとなり、キャパシタ C_2 は、電源電圧 V_{dd} により再び充電される。

以下、同様の動作により、図2に示す SC・V/F 変換回路は、入力電圧 V_i で決定される周波数で自己発振を続ける。

上述の動作において、SC・V/F 変換回路の図4中の T および、 T_d は、 $C_1=C_2=C$ とすると、(2)式より以下のように求められる。

$$T = \frac{C(V_{dd} - V_{thl})}{g_m(V_i - V_{th})} - T_d \quad \dots\dots\dots 3(a)$$

$$T_d = \frac{C(V_{dd} - V_{thh})}{g_m(V_i - V_{th})} \quad \dots\dots\dots 3(b)$$

ここで、 V_{th} は FET のスレッシュホールド電圧である。

従って、図2に示す SC・V/F 変換回路の出力信号 ϕ_1 および、 ϕ_2 の動作周期 T_0 は、図4より

$$T_0 = 2(T + T_d) \quad \dots\dots\dots (4)$$

と表すことができる。従って、発振周期 T_0 は 3(a)、(4)式より、

$$T_0 = \frac{2C(V_{dd} - V_{thl})}{g_m(V_i - V_{th})} \quad \dots\dots\dots (5)$$

となる。

また、FET の相互コンダクタンス g_m および、ドレイン電流 I_D は、それぞれ次式で与えられる。

$$g_m = g_{m0} \sqrt{\frac{I_D}{I_{DSS}}} = -\frac{2}{V_{th}} \sqrt{I_D I_{DSS}} \quad \dots\dots (6)$$

$$I_D = \frac{C(V_{thh} - V_{thl})}{T} = \frac{C(V_{dd} - V_{thl})}{T_0/2} \quad \dots\dots (7)$$

(6)式において、 I_{DSS} は、FET の暗電流である。

従って、(5)～(7)式より図2に示す SC・V/F 変換回路の発振出力周波数 f_0 は、(8)式により与えられる。

$$f_0 = \frac{1}{T_0} = \frac{2I_{DSS}(V_i - V_{th})^2}{V_{th}^2(V_{dd} - V_{thl})C} \quad \dots\dots\dots (8)$$

図2に示す SC・V/F 変換回路をディスクリート素子で構成し、その動作を確かめた。

図5に、表1に示す条件で動作させた場合のコンパレータの入力電圧波形 V_{c1} , V_{c2} 、コンパレータの出力電圧波形 ϕ_1 、および ϕ_2 を示す。

また、表1の条件で動作させた場合の SC・V/F 変

図5 SC・V/F 変換回路の動作電圧波形

Fig. 5. The measured node voltage waveforms of the SC V/F converter.

表1 V/F 変換回路の動作条件

Table 1. An operating condition of the V/F converter.

使用 F E T	
モ ー ド	D+E モ ー ド
I_{DSS}	0.43 mA
V_{th}	-1.73 V
$C_1=C_2=918$ pF	
電源電圧 (V_{dd})=7.89 V

図6 SC・V/F 変換回路の入出力特性

Fig. 6. The input-output characteristics of the SC V/F converter.

換回路の入力電圧対出力周波数の理論値、および実験値を図6に示す。図より、理論値、および実験値は良く一致していることがわかる。

〈2・2〉 スイッチドキャパシタ・F/V 変換回路

(1)式で示される SC 増幅回路の電圧利得特性を用いることで、容易に SC・F/V 変換回路を構成することができる。

すなわち、(1)式において入力電圧 V_i をある一定の電圧 V_{ref} とすると、(1)式は(9)式のように変形することができ、FET が動作している期間 T' によりその出力電圧 V_{out} が決定されることが示される。

$$V_{out} = -\frac{g_m(V_{ref} - V_{th})}{C_d} T' + V_{dd} \quad \dots\dots (9)$$

ここで、制御クロックのデューティ比が周波数によ

図 7 SC・F/V 変換回路

Fig. 7. The SC frequency to voltage converter.

図 8 SC・F/V 変換回路の入出力特性

Fig. 8. The input-output characteristics of the F/V converter.

らず 50% であると仮定すると、入力周波数 f_{in} と出力電圧 V_{out} の関係は、(10)式で表すことができる。

$$V_{out} = -\frac{g_m(V_{ref} - V_{th})}{C_d} \frac{1}{2f_{in}} + V_{dd} \dots (10)$$

従って、(10)式で示される特性を利用することで、入力信号を制御クロックとする SC・F/V 変換回路を構成することができる。

図 7 に SC 増幅回路を用いて構成した SC・F/V 変換回路を示す。また、図中の S/H の部分は、サンプルホールド回路である。

図 7 に示す SC・F/V 変換回路をディスクリート素子で構成し、その動作を確かめた。図 8 に表 2 で示す条件で動作させた場合の SC・F/V 変換回路の理論値、および実験値の特性を示す。

〈2・1〉、〈2・2〉節に示した SC・F/V および V/F 変換回路は、外部からの制御クロックを必要としない。このため、回路規模の縮小化に非常に有用であるばかりでなく、低消費電力化にも適している。

3. スイットキャパシタ V/F, F/V 変換回路の応用

〈3・1〉 電圧制御発振回路 (VCO 回路) への応用

図 2 に示す SC・V/F 変換回路において、コントロール入力電圧を入力端子 V_{in} に入力し、 f_{out} 端子より

表 2 F/V 変換回路の動作条件

Table 2. An operating condition of the F/V converter.

使用 F E T	
モ ー ド	D+E モ ー ド
I_{DSS}	0.34 mA
V_{th}	-1.48 V
電源電圧 (V_{dd})=7.89 V	

出力周波数を取り出すことでそのまま VCO 回路として使用することが可能である。従って、VCO 回路の入出力特性は(8)式、および図 6 で示されるものと同一である。

SC 回路を用いて構成した VCO 回路は、文献(3)においても提案されている。この SC・VCO 回路は、複雑な電圧-電流変換回路が必要であり、外部からの制御クロックも必要である。これに対し、本回路は電圧-電流変換に MOS 形 FET のみで実現しているため、非常に簡単な構成となっており、外部からの制御クロックも不要である。また、文献(11)においても、キャパシタの充放電を利用した VCO 回路が提案されている。この VCO 回路は、本 SC・V/F 変換回路のウィンドウコンパレータに相当するものとして 2 個のスレッシュホールド電圧の異なるインバータ集積回路を用いている。このため、発振周波数範囲を決定するインバータ集積回路のスレッシュホールド電圧は集積回路の使用材料や製造過程で決定され、また、それぞれのインバータ集積回路のスレッシュホールド電圧の差もあまり大きくすることができない。このため、発振周波数の範囲が狭く、また、発振周波数範囲を容易に変化させることが難しい。これに対し、本論文で提案している SC・V/F 変換回路に使用しているウィンドウコンパレータ回路は、スレッシュホールド電圧を外部から自由に変えられるものを使用しているので、回路規模は文献(11)に比べ大きくなるが、発振周波数範囲も広く、また、発振周波数範囲の可変も可能である。

〈2・1〉節で述べた SC・V/F 変換回路は、SC 増幅回路の増幅特性を利用して構成したものであり、〈2・2〉節で示した SC・F/V 変換回路と組み合わせて使用することで、次節で述べるように、お互いの特性補償が可能であるという特徴を持っている。

また、本 SC・VCO 回路は、モータ制御回路や、アナログ・PLL 回路などに応用することが可能である。

〈3・2〉 FM 変復調回路への応用

図 9 に示すように本論文で提案している SC・V/F 変換回路を FM 変調回路とし、また、F/V 変換回路を FM 復調回路として使用することで非常に小規模に、また、制御クロ

図 9 FM 変復調システム例

Fig. 9. An example diagram of the FM communication system.

ックを必要としない SC・FM 変復調回路システムを構成することが可能である。

すなわち、FM 変調回路は、変調入力信号電圧を図 2 に示す SC・V/F 変換回路の V_{in} に入力し、周波数変調波を f_{out} より得ることが実現ができ、また、FM 復調回路は、図 7 に示す SC・F/V 変換回路の制御クロック ϕ に周波数変調された信号を用いることで構成することができる。

(11) 式に本 SC・FM 変調回路の入力電圧と出力周波数の関係を示す。

$$f_o(t) = \frac{g_m(V_i(t) - V_{th})}{2C(V_{dd} - V_{th})} \dots\dots\dots (11)$$

また、SC・FM 復調回路の入力周波数 f_{in} と出力電圧 V_{out} の関係は、(10) 式で与えられる。

ここで、図 9 に示すように SC・V/F, F/V 変換回路を接続し、SC・FM 変復調システム全体の入出力電圧の関係を考える。

SC・FM 変復調システムの入力電圧対出力電圧の関係は、(10) 式および (11) 式より次のように表される。

$$V_o(t) = \frac{-2C(V_{ref.} - V_{th})(V_{dd} - V_{th})}{C_d(V_i(t) - V_{th})} + V_{dd} \dots\dots\dots (12)$$

(12) 式より、本 SC・FM 変復調システムの入力電圧対出力電圧の関係は FET の相互コンダクタンス g_m に無関係となることがわかる。このように、SC・V/F, F/V 変換回路を一对で用いることで FET の g_m の非線形性による特性変化を打ち消すことが可能となる。

図 10 に入力信号電圧波形、FM 変調電圧波形、および FM 復調された出力信号電圧波形を示す。更に、本 FM 変復調システムの性能を確認するために図 9 に示すように SC・V/F, F/V 変換回路を接続し、その入力電圧対出力復調電圧の特性を調べた。測定結果を図 11 に示す。図に示されるように本 SC・FM 変復調回路システムは、大変良い直線性を持っていることが確認された。

しかしながら、本 FM 変調回路の出力電圧信号波形は、方形波であるので、正弦波出力が必要な場合は

図 10 FM 変復調システムにおける入出力波形

Fig. 10. The input-output voltage waveforms of the FM communication system.

図 11 FM 変復調システムの入出力特性

Fig. 11. The measured response of the FM communication system.

ローパスフィルタまたは、正弦波変換回路が必要である。また、FM 復調回路においても入力信号に方形波を必要とするので、一般的にはリミッタもしくは、コンパレータなどを必要とする。

〈3.3〉 FSK 変復調回路への応用 本論文で提案する SC・F/V, V/F 変換回路は、FSK 変復調回路にも応用が可能である。

すなわち、デジタル入力信号を図 2 に示す SC・V/F 変換回路の入力端子 V_{in} に入力することで、そのまま SC・FSK 変調回路として使用することができる。また、FSK 復調回路は、図 12 に示すように SC・F/V 変換回路の出力電圧をデジタル出力電圧とするためにコンパレータ回路を接続し、FSK 変調信号を制御クロック信号 ϕ として使用することで実現できる。

図 13 に本 F/V 変換回路を FSK 変調回路として使用した場合の入出力電圧波形を示す。図 13 において、入力信号の伝送速度は、1,200 bps、入力電圧信号が H レベルのときの出力信号周波数は、22 kHz であり、 L レベルのときの出力信号周波数は、12 kHz である。これらの各信号レベルにおける出力信号周波数は、(9) 式に示されるように、SC・F/V 変換回路のコンデンサ C の容量、およびコンパレータのスレッシュホールド電圧 V_{thh} , V_{thl} を変化させることで任意に選

図 12 SC-FSK 復調回路

Fig. 12. The SC FSK demodulator.

図 13 SC-FSK システムの入出力波形

Fig. 13. The input-output voltage waveforms of the SC FSK system.

ぶことが可能である。ここで提案した FSK 変復調回路は、非常に小規模に実現が可能であり、制御クロックを必要としがないので、低消費電力化、集積化にも適していると考えられ、マイクロコンピュータのモデム回路に有用である。

4. む す び

筆者らの提案する SC 増幅回路の諸特性を用いて構成した SC-V/F, F/V 変換回路を提案し、その原理と回路構成、およびディスクリート回路により構成した SC-F/V, V/F 変換回路の実験評価結果について述べた。実験評価の結果、本論文で提案した SC-V/F, F/V 変換回路の動作を確かめ、十分な性能を有することを確認した。

本方式による SC-V/F, F/V 変換回路は、制御クロックを必要としないという特徴を持っているので小規模に構成が可能である。更に、VCO 回路、FM 変復調回路、FSK 変復調回路など多方面にわたる応用例が考えられる。また、本 SC-V/F, F/V 変換回路を組み合わせることで、アナログ乗除算回路等を構成することも可能である。

ところで、本 SC-V/F, F/V 変換回路の欠点として使用 FET の相互コンダクタンス g_m の非線形性によ

る発振周波数および、出力電圧の変化がある。この点に関しては、今後の検討課題であるが、〈3・2〉節で述べたように、SC-V/F, F/V 変換回路を一对で用いることで FET の g_m の非線形性による特性変化を低減することが可能である。

このため、本 SC-V/F, F/V 変換回路は、小規模な FM システムやアナログデジタルインターフェース回路の低消費電力化、また、集積化などに有用であると考えられる。

(昭和 61 年 10 月 11 日受付、同 62 年 7 月 14 日再受付)

文 献

- (1) K. Martin & A. Sedra : "Switched-Capacitor Building Blocks for Adaptive Systems", *IEEE Trans. Circuits Syst.*, CAS-28, 6, pp. 576, June (1981)
- (2) Ken Martin : "Non-Filtering Applications of Switched-Capacitor Circuits A Tutorial Overview Emphasizing Technological Constraints", *Proc. 1984 ISCAS (IEEE)*, pp. 162, May (1984)
- (3) R. Gregorian, K. Martin & G. Temes : "Switched-Capacitor Circuit Design", *Proc. of the IEEE*, 71, No. 8, pp. 941-966, Aug. (1983)
- (4) T. Inoue & F. Ueno : "Analysis and Synthesis of Switched-Capacitor Circuits Using Switched Capacitor Immittance Converters", *IEEE Trans. CAS*, CAS-29, No. 7, pp. 458-466, July (1982)
- (5) W. Mikhael & S. Tu : "Continuous and Switched-Capacitor Multiphase Oscillators", *IEEE Trans. CAS*, CAS-31, No. 3, pp. 280, March (1984)
- (6) A. Przybylski & A. Sedra : "Speech Recognition Feature Extraction Using Switched-Capacitor Techniques in a VLSI Circuit", *Proc. 1984 ISCAS (IEEE)*, pp. 166, May (1984)
- (7) P. E. Allen & E. Sanchez-Sinencio : "Switched Capacitor Circuits". Van Nostrand Reinhold Ed., New York (1984)
- (8) P. E. Allen, H. A. Rafat & S. F. Bily : "A switched-capacitor waveform generator", *IEEE Trans. Circuits & Syst.*, CAS-32, No. 1, pp. 103, January (1985)
- (9) 井坂・雨宮 : 「スイッチドキャパシタ形 A-D 変換器」, 信学論(C), J64-C, 9, pp. 560 (昭 56-09)
- (10) 藤殖生・堀田・金子・花田・横沢・永田 : 「モノリシック・14 ビット D/A 変換器」, 信学論(C), J65-C, 4, pp. 230 (昭 57-04)
- (11) 菊池・金子・内村 : 「MOS 電圧制御発振回路」, 昭 55 信学部大会 No. 94, pp. 1-94
- (12) H. Seki, M. Yamamoto & S. Mori : "Switched capacitor amplifier and its applications to filter", *Proc. of The 5th ISONT*, (IEEE & ETAN), pp. 278, Sept. (1984)
- (13) H. Seki & S. Mori, "Analog to digital and digital to analog converters using switched capacitor amplifier", *Proc. of 1985 ISCAS (IEEE)*, pp. 337 (1985)
- (14) 世木・山本・堀尾・森 : 「スイッチト・キャパシタ増幅回路」, 信学論(A), J65-A, 11, pp. 1196 (昭 57-11)
- (15) 世木・山本・森 : 「スイッチト・キャパシタ増幅回路とその応用」, 信学論(A), J67-A, 7, pp. 674 (昭 59-07)