直接法を用いた電子回路シミュレーションの 近細粒度並列処理

非会員 前 川 仁 孝 (早稲田大)

非会員 田 村 光 雄 (松下電産)

非会員 中 山 功 (東京電力)

非会員 吉 成 泰 彦 (三菱総研)

正員 笠 原 博 徳 (早稲田大)

Near Fine Grain Parallel Processing of Circuit Simulation Using Direct Method

Yoshitaka Maekawa, Non-member (Waseda University), Mitsuo Tamura, Non-member (Matsushita Electric Industrial Co., Ltd.), Isao Nakayama, Non-member (Tokyo Electric Power Company), Yasuhiko Yoshinari, Non-member (Mitsubishi Research Institute), Hironori Kasahara, Member (Waseda University)

This paper proposes a parallel processing scheme of electronic circuit simulation using direct method and evaluates performance of the scheme on a multiprocessor system. A special purpose compiler is developed for efficient near fine grain parallel processing of circuit simulation using direct method, which has not been realized in an actual multiprocessor system. The compiler automatically generates circuit simulation program using a special intermediate language from SPICE input data format. The intermediate language has three types of structured control instructions and directives specifying task boundary. The compiler decomposes the program into tasks, analyzes data dependencies among tasks, schedules the tasks to processors and generates optimized parallel machine code. Next the parallel machine code generator generates different machine codes, each of which consists of instructions for task, data transfer and synchronization, for processors by using statically scheduling results.

キーワード：並列処理，電子回路シミュレーション，直接法，スケジューリング，コンパイラ

1. まえがき

本論文では，直接解法を用いた電子回路シミュレーション⁽¹⁾⁽²⁾⁽⁷⁾⁽⁹⁾の並列処理手法を提案する。近年の半導体集積技術の進歩と共に，VLSI の設計には，長い工期と大きな費用が必要となっている。この工期の短縮と費用の節減のために，CAD システム導入が重要となっている。その中でも，電子回路シミュレーションにかかる時間の短縮は，工期短縮の上重要な課題の 1 つである。この電子回路シミュレーションの高速化のためには，スーパーコンピュータなどを用いた高速化が考えられるが，回路シミュレーションは科学技術計算の中でも最も並列化しにくい計算であり，例えば，Perfect Club Benchmark で SPICE をベクトルスーパーコンピュータで実行した結果 7% 程度の速度向上しか得られなかったという報告がある⁽¹⁰⁾。そこで，今後はマル

チプロセッサシステムを用いた並列処理が重要になると考えられる。従来から，電子回路シミュレータの並列化に関して多くの研究がなされている⁽¹⁾⁽⁹⁾⁽¹¹⁾。しかし，それらの研究の多くは，回路分割により並列性を引き出したり⁽¹¹⁾，Jacobi 法，Gauss Seidel 法，SOR 法等の間接法を用いた手法である。間接法は，高い並列性が得られることが知られているが，収束性及び適用できる回路が限定されるという問題点がある。これに対し，本論文で取り上げる直接法を用いた手法は，多くの回路に適用できるが，大きな記憶領域を必要とし，また，並列処理が非常に困難であることが知られている。その原因には，直接法で要求されるランダムスパース係数行列を持つ連立一次方程式の LU 分解等を用いた求解の並列処理が非常に困難であることがあげられる。そこで本手法では，この連立方程式求解における LU 分解部のプログラムを，コード生成法⁽²⁾⁽³⁾⁽⁵⁾を用いて，逐

次計算において最高速であることが知られているループフリーコード⁽²⁾⁽⁴⁾に変換し、これを近細粒度タスクで並列処理する。

本論文で用いている電子回路並列シミュレーション専用目的コンパイラは、SPICE 入力よりシミュレーションプログラムを並列化中間言語を用いて自動生成し、さらにこの中間言語プログラムをタスクへ分割し、データ依存解析等を行った後、並列化マシンコードを生成するという方式をとる。この際、新たに開発したアプリケーションプログラム用並列化中間言語は、専用目的コンパイラ開発者が、シミュレーションプログラムを自動生成するプログラムの開発を容易に行えるようにするために構造化制御命令を用意しており、さらに、アプリケーションプログラム固有の並列性を考慮しつつタスクの粒度を最適に設定することを可能とするためにタスクの粒度の指定ができるように工夫されている。また、並列化マシンコード生成部においても、同一プロセッサ上のタスク間でのレジスタを用いた共有データの授受、タスク間の同期オーバーヘッド及び同期のための記憶領域の最小化などの最適化を行っている。

2. 電子回路シミュレーションの並列処理手法

本章では、電子回路シミュレーションの並列処理手法の提案を行う。

<2・1> 電子回路解析手順とタスク生成 本節では、直接法を用いた電子回路シミュレーション手法とプロセッサへの割り当て単位であるタスクへの分割法について述べる。

電子回路の動特性は一般に、 $\mathbf{x}$ を接点電圧などの n 個の要素からなる解ベクトル、 $\mathbf{x}_0$ を初期値ベクトル、 t を時間とすると、非線形微分方程式

$$\mathbf{f}(\dot{\mathbf{x}}, \mathbf{x}, t) = \mathbf{0} \quad \mathbf{x}(t=0) = \mathbf{x}_0 \quad \dots\dots\dots (1)$$

でモデル化することができる。この非線形連立微分方程式を解くために、各種インプリシット積分法が使用されるが、本論文では、Stiff なシステムに強い可変ステップ可変次数の積分法である BDF(Backward Differential Formulas) 法⁽⁸⁾を用いて求解を行う。

以下、この求解手順について述べる。

Step 1: BDF 法の予測子 $\mathbf{x}_{i+1}^p$ の値を用いて、次に計算する時刻での変数の値を予測する。

予測子は BDF 法によって、(4) 式により定義される T_i を係数に持つ連立方程式 ((3) 式) を作り、この連立方程式の解 β_i を (2) 式に代入することにより求めることができる。この時、(3) 式中の T_i からなる係数行列は密行列であり、しかも次数 k も 2 から 3 程度で実用上問題がないので、各 β_i を求める計算式はコンパイル時にシンボリックに生成することが可能である。ここでは、この各 β_i の計算を行う式を 1 つのタスクとして定義する。また、各予測子 $\mathbf{x}_{i,j+1}^p$ ($i=1, \dots, n$) の値の計算は、各予測子の計算毎に 1 つのタスクと定義する。

$$\mathbf{x}_{i+1}^p = \beta_1 \mathbf{x}_i + \beta_2 \mathbf{x}_{i-1} + \dots + \beta_{k+1} \mathbf{x}_{i-k} \quad \dots\dots\dots (2)$$

$$\begin{bmatrix} T_1 & T_2 & T_3 & \dots & T_{k+1} \\ T_1^2 & T_2^2 & T_3^2 & \dots & T_{k+1}^2 \\ T_1^3 & T_2^3 & T_3^3 & \dots & T_{k+1}^3 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ T_1^{k+1} & T_2^{k+1} & T_3^{k+1} & \dots & T_{k+1}^{k+1} \end{bmatrix} \begin{bmatrix} \beta_1 \\ \beta_2 \\ \beta_3 \\ \vdots \\ \beta_{k+1} \end{bmatrix} = \begin{bmatrix} 1 \\ 0 \\ 0 \\ \vdots \\ 0 \end{bmatrix} \quad \dots\dots\dots (3)$$

$$T_i = \frac{\text{time}_{i+1} - \text{time}_{i+1-i}}{h} \quad \dots\dots\dots (4)$$

Step 2: BDF 法で求められる微分値を用いて、非線形微分方程式を非線形方程式に置き換える。

微分値は、(7) 式により定義される T_i を係数に持つ連立方程式 ((6) 式) を作り、この連立方程式の解 α_i を (5) 式に代入することにより求めることができる。また、(5) ~ (7) 式中で示した式は、(2) ~ (4) 式と同様な特徴を持っている。そのため、各 α_i の計算式も Step 1 と同様にコンパイル時にシンボリックに生成することが可能である。ゆえに、タスク生成も Step 1 と同様に行われ、各 α_i の計算式を 1 つのタスクと定義し、各微分値の計算式毎に 1 つのタスクが定義される。

$$\dot{\mathbf{x}}_{i+1} = -\frac{1}{h} (\alpha_0 \mathbf{x}_{i+1} + \alpha_1 \mathbf{x}_i + \dots + \alpha_k \mathbf{x}_{i-k+1}) \quad \dots\dots\dots (5)$$

$$\begin{bmatrix} 1 & 1 & 1 & \dots & 1 \\ 0 & T_1 & T_2 & \dots & T_k \\ 0 & T_1^2 & T_2^2 & \dots & T_k^2 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 0 & T_1^k & T_2^k & \dots & T_k^k \end{bmatrix} \begin{bmatrix} \alpha_0 \\ \alpha_1 \\ \alpha_2 \\ \vdots \\ \alpha_k \end{bmatrix} = \begin{bmatrix} 0 \\ 1 \\ 0 \\ \vdots \\ 0 \end{bmatrix} \quad \dots\dots\dots (6)$$

$$T_i = \frac{\text{time}_{i+1} - \text{time}_{i+1-i}}{h} \quad \dots\dots\dots (7)$$

Step 3: 非線形方程式をニュートンラフソン近似を用いて、線形方程式に置き換える。また、ニュートンラフソン法の初期値には Step 1 で求めた予測子の値を用いる。

非線形方程式を解くために、(8) 式のニュートンラフソン法の計算

$$\mathbf{x}^{k+1} = \mathbf{x}^k - \mathbf{J}^{-1}(\mathbf{x}^k) \mathbf{f}(\mathbf{x}^k) \quad \dots\dots\dots (8)$$

を行う。この際、(9) 式に示されるようなヤコビ行列の計算が必要になるが、行列の値が定数になる部分については、コンパイル時に計算が行えるために、実行時に計算を行う必要はない。しかし、変数になる部分については、実行時に行列の要素の値を計算する必要がある。ここでは、ヤコビ行列 $\mathbf{J}$ の各変数要素の計算を 1 つのタスクと定義する。

$$\mathbf{J} = \begin{bmatrix} \frac{\partial f_1}{\partial x_1} & \frac{\partial f_1}{\partial x_2} & \dots & \frac{\partial f_1}{\partial x_n} \\ \frac{\partial f_2}{\partial x_1} & \frac{\partial f_2}{\partial x_2} & \dots & \frac{\partial f_2}{\partial x_n} \\ \vdots & \vdots & \ddots & \vdots \\ \frac{\partial f_n}{\partial x_1} & \frac{\partial f_n}{\partial x_2} & \dots & \frac{\partial f_n}{\partial x_n} \end{bmatrix} \quad \dots\dots\dots (9)$$

Step 4: Step 3 で計算されたヤコビ行列の値を用いて線形方

程式を解く。この線形方程式の求解ではクラウト法を用いた LU 分解, 前進代入, 後退代入を行う。

Step 3 で示された方程式を解くために (8) 式の両辺に左からヤコビ行列 $\mathbf{J}$ をかけたことにより得られる線形方程式

$$\mathbf{J}(\mathbf{x}^k)\mathbf{x}^{k+1} = \mathbf{J}(\mathbf{x}^k)\mathbf{x}^k - \mathbf{f}(\mathbf{x}^k) \quad \dots\dots\dots(10)$$

を解く。このスパース線形方程式の求解のために、直接法であるクラウト法を用いて LU 分解, 前進代入, 後退代入による計算を行う。

方程式を解く際に、行列のリオーダーリングを行わずにクラウト法を適用すると、LU 分解中にフィルインが多く発生増加してしまい計算時間がのびてしまう可能性があるために、フィルインの発生を抑えるリオーダーリング手法である Markowitz 法⁽¹⁹⁾を用いて行う。

また、本並列処理手法では、このスパース線形方程式の求解を行うために、SPICE で用いられているコード生成法を用いてループフリーコードを生成し並列処理する。ループフリーコードの生成例を図 1 に示す。この非零要素の計算のみの算術代入文を列挙したループフリーコードは、通常の Fortran 言語で記述されたクラウト法プログラムによる求解より、単一プロセッサ上で数十倍も高速であることが知られている⁽⁴⁾。しかし、このループフリーコードは、算術代入文のみか

$$\begin{bmatrix} a_{11} & a_{12} & & & \\ & a_{22} & a_{24} & & \\ & & a_{33} & a_{34} & \\ & & & a_{44} & a_{45} \\ a_{54} & & & & a_{55} \end{bmatrix} \begin{bmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \\ x_5 \end{bmatrix} = \begin{bmatrix} b_1 \\ b_2 \\ b_3 \\ b_4 \\ b_5 \end{bmatrix}$$

LU Decomposition

- 1) $u_{12} = a_{12} / a_{11}$
- 2) $u_{24} = a_{24} / a_{22}$
- 3) $u_{34} = a_{34} / a_{33}$
- 4) $l_{54} = -a_{52} \times u_{24}$
- 5) $u_{45} = a_{45} / a_{44}$
- 6) $l_{55} = a_{55} - l_{54} \times u_{45}$

Forward Substitution

- 7) $y_1 = b_1 / a_{11}$
- 8) $y_2 = b_2 / a_{22}$
- 9) $b_5 = b_5 - a_{52} / y_2$
- 10) $y_3 = b_3 / a_{33}$
- 11) $y_4 = b_4 / a_{44}$
- 12) $b_5 = b_5 - l_{54} \times y_4$
- 13) $x_5 = b_5 / l_{55}$

Backward Substitution

- 14) $x_4 = y_4 - u_{45} / x_5$
- 15) $x_3 = y_3 - u_{34} / x_4$
- 16) $x_5 = y_2 - u_{24} / x_4$
- 17) $x_1 = y_1 - u_{12} / x_2$

図 1 ループフリーコードの生成例

Fig.1. An example of loop free code

らなるスカラー計算であるため、ベクトルプロセッサあるいはマルチプロセッサ上での並列処理は困難であった。本論文では、このループフリーコードを、複数浮動小数点演算レベルの近細粒度タスクに分割しコンパイラにより最適化を行うことにより効率よい並列処理を実マルチプロセッサ上で実現する。

実際の電子回路解析においては、行列の各要素は定数になる場合と変数になる場合がある。ループフリーコードの式の中で、定数になる部分の計算は、予めコンパイル時に計算を行っておけば実行時に計算を行う必要がなくなる。そのうえ、式全体が定数になれば、その式自体の計算を行う必要がなくなる。LU 分解では、計算を左上の要素から右下の要素へ行うので、ある要素の計算を行う際は、その要素の同一列上部及び同一行左部の要素が計算に利用される。つまり、定数をできるだけこの部分に割り付けるように再度リオーダーリングを行えば、計算を行うべき要素の計算全体が定数になる可能性が高くなり、実行時の計算量を少なくすることができるため、処理の高速化を図ることができる。この計算量削減の様子は、<2・3> 節で示す。

この行列求解部分のタスクの生成は、ループフリーコードの各ステートメント、すなわち、LU 行列の各要素の計算を 1 つのタスクとして定義する。また、前進代入、後退代入の部分でも、各要素への代入計算を 1 つのタスクと定義する。

Step 5: ニュートンラフソン法による計算が収束すれば Step 6 へ、収束しなければ Step 3 へ。

収束の判断を行うためには、次に示す式を用いる。

$$E_i = \frac{time_{i+1} - time_i}{time_{i+1} - time_{i-k}} |x_{i,i+1}^p - x_{i,i+1}^p| \quad \dots\dots\dots(11)$$

$$E_{\max} = \max(E_1, \dots, E_n) < \varepsilon \quad \dots\dots\dots(12)$$

ただし、 $i = 1, \dots, n$

ここでの収束の判断は、まず変数 $x_{i,i+1}$ の収束計算を行うために、予測子の値 $x_{i,i+1}^p$ と実際の計算結果の値 $x_{i,i+1}$ より計算される変化分 E_i の計算を 1 つのタスクとして定義する。

最後に、この変化分 $E_{\max}$ を用いて収束判定を行うために、いくつかのタスクが定義される。このために生成されるタスク数は、方程式の本数 n により決定される。

Step 6: シミュレーション終了時刻まで計算したら終了。そうでなければ、積分ステップ幅を計算し、次に計算を行う時刻を求めて Step 1 へ。

積分ステップは、次に示す式で計算される。

$$h_{\text{new}} = h_{\text{old}} \times \sqrt[k+1]{\frac{\varepsilon}{E_{\max}}} \quad \dots\dots\dots(13)$$

積分ステップの計算を行う際、Step 5 で求めた変化分 $E_{\max}$ の値を用いて計算を行う。ここでは、この計算を 1 つのタスクとして定義する。

<2・2> 並列化中間言語生成 電子回路並列シミュレータの内部では、SPICE 入力より図 2 の様な並列化中間言語で記述された回路シミュレーションのプログラムが自動生成される。この並列化中間言語では、アプリケーション固有の並列性を引き出すために、並列処理においてプロセッサへの割り当て単位であるタスクの粒度指定が可能である。さらに、本中間言語は、プログラムの記述を容易にするために if-then while-do repeat-until の 3 つの制御構造を用意している。また、これらの制御構造を用いることにより、プログラムの制御の流れが明確になるために、変数の依存解析等が容易になる⁽¹⁸⁾。

```

:= v1 c1
:= v2 c2
repeat
+ v1 v2
:= v1 t-1
+ v2 c3
:= v2 t-1
until
< v2 c4
eou
end

```

図 2 並列化中間言語の生成例

Fig.2. An example of parallel intermediate language

<2・3> タスクグラフ生成 生成されたタスク間には、ループや条件分岐等の制御構造、及び、フロー依存や出力依存や逆依存のようなデータ依存が存在する。並列処理においては、これらの制御依存、データ依存から生じる実行順序制約を満たしながら処理を行う必要がある。本回路シミュレーションに近細粒度タスクを用いた並列処理を適用するためには、相対的に大きくなるデータ転送、同期オーバーヘッドを最小化できるスタティックスケジューリングの利用が必須である。しかし、スタティックスケジューリングを用いる場合、タスク間に条件分岐などの実行時不確定性が存在するとトレーススケジューリング⁽¹²⁾のような手法が適用できない限り効果的なスケジューリングが行いにくい。そのため本手法では、図 3 に示す様に、<2・1>節で述べた手順をもとに、時間発展ループ（外側ループ）内である STEP 1,2 の部分とニュートンラフソングループ（内側ループ）内である STEP 3,4,5 の部分と時間発展ループ内である STEP 6 の 3 つの基本ブロック⁽¹⁶⁾と呼ばれる部分に分割してスケジューリングを行う。この 3 つの部分内のデータ依存は、図 4 に示されるようなタスクグラフ⁽¹⁴⁾⁽¹⁵⁾と呼ばれる無サイクル有向グラフで表される。図中、タスクはノードに対応しており、ノードの円の内側の数字はタスク番号を、ノード横の数字は PE におけるタスクの推定処理時間を表している。また、タスクグラフ上のエッジにはデータ転送を表す可変の重みが付けがされており、エッジの両端のタスクが、異なる PE に割り当てられるならばプロセッサ間のデータ転送時間になり、同じ PE に割り当てられているならばゼロあるいはレジスタやローカルメモリへのアクセス時間となる⁽¹⁶⁾。

図 3 回路解析におけるスケジューリング範囲
Fig.3. Scheduling bounds for circuit simulation

図 4 タスクグラフ
Fig.4. Task graph

図 5 タスクグラフ
Fig.5. Task graph

ここで、<2・1>節中の Step 4 で述べたリオーダーリング手法を用いることにより計算量が削減される様子をタスクグラフを用いて説明を行う。今、図 1 で示した連立一次方程式が (14) 式の様な要素配列 (C: 定数 V: 変数) を持っているとする。

$$\begin{bmatrix} C & C & & \\ & V & C & \\ & & C & C \\ C & & V & C \\ & & & C \end{bmatrix} \mathbf{X} = \begin{bmatrix} C \\ V \\ C \\ V \\ C \end{bmatrix} \dots\dots\dots (14)$$

ここで、<2・1>節の Step 4 で述べた対角リオーダーリングを行うと (15) 式の様になる。

$$\begin{bmatrix} C & & & C \\ & C & & \\ & & C & \\ & C & C & \\ & C & V & \\ & & C & V \end{bmatrix} \mathbf{X} = \begin{bmatrix} C \\ C \\ C \\ V \\ V \\ V \end{bmatrix} \dots\dots\dots (15)$$

この計算のタスクグラフを図 5 に示す。定数の配置を考慮した対角リオーダーリングを行っていない場合のタスクグラフ (図 4) と行った場合である (15) 式から得られるタスクグラフを比較してみると最小並列処理時間である CP 長が 88 クロックから 71 クロックに減り、また全体の計算量も 249 クロックから 121 クロックに減り、計算量が削減できているのが確認できる。

<2・4> スタティック・スケジューリング・アルゴリズム <2・1>節で生成されたタスクのプロセッサへの割り当てと実行順序を決定するスケジューリング問題は、強 NP 困難な問題であることが知られている⁽¹³⁾。この問題を解くために、様々なヒューリスティックなアルゴリズムや実用的な最適化アルゴリズムが提案されている⁽¹⁴⁾⁽¹⁵⁾⁽¹⁶⁾。本手法では、スケジューリングに要する時間とスケジューリング結果の質を考慮にいれてデータ転送時間を考慮したヒューリスティックスケジューリングアルゴリズムである CP/DT/MISF 法⁽¹⁷⁾を用いる。CP/DT/MISF 法におけるタスク割り当ての手法は、

- 1) レディタスクの中から、出口ノードまでの最も長いパス長であるレベルが最も高い物を選ぶ (CP)
- 2) 同じレベルのタスクがある時は、各レディタスクをアイドルプロセッサに割り当てた際にデータ転送時間が最小になるような割り当てを選ぶ (DT)
- 3) そのような割り当てが複数あれば、直接後続タスク数が最も多いタスクを選ぶ (MISF)

のような優先順位で割り当てる。また、CP/DT/MISF 法の時間複雑さは、タスク数を n プロセッサ台数を m とすると $O(n^3m)$ であり、タスク数が数千程度のタスクグラフのスケジューリングに要する時間は、通常のワークステーション上で、数秒から十数秒しか要しない。

<2・5> 最適化並列マシンコード生成 実際のマルチプロセッサシステム上で、効率良い並列処理を行うために、最適化された並列マシンコードを生成する。このマシ

ンコード生成は、使用するマルチプロセッサシステムのアーキテクチャに依存するので、本手法のインプリメントを実際に行ったマルチプロセッサシステム OSCAR⁽⁶⁾を例に説明する。この OSCAR のアーキテクチャについては次章で簡単に説明する。

本並列処理手法の特徴の 1 つは、スタティックスケジューリング結果を用いて各 PE にタスクを割り当てるために、各 PE に対して異なるマシンコードを生成するという点である。マシンコードの生成例を図 6 に示す。図 6 は、図中に示されているタスクグラフにおいて、タスク 1 とタスク 4 が PE1 に割り当てられ、タスク 3 とタスク 2 が PE2 に割り当てられた際に生成されたマシンコードの例である。各 PE は、自分の持つプログラムメモリ上にロードされたマシンコードを、他の PE とデータ転送や同期を取りながら実行を行う。

マシンコードの最適化を行う際には、<2・4>節で説明を行った CP/DT/MISF 法の結果より、各 PE 上で実行すべきタスクの集合と実行順序、他の PE に割り当てられている先行タスクからデータが送られてくるまでの推定待ち時間、タスク間で同期をとる場所などの情報が利用できる。これらのスケジューリング情報を利用することによって冗長な同期コードを削除することができる⁽¹⁷⁾。

図 6 マシンコード生成例
Fig.6. An example of generated code

例えば、集中共有メモリを用いて同期をとる図7の様な例を考える。タスク1からタスク2とタスク4へは変数Aのデータ転送、タスク2からタスク3とタスク4へは変数Bのデータ転送、タスク3からタスク4へは変数Cのデータ転送を行なうとする。この例では、タスク1からタスク2へのデータ転送、タスク2からタスク3へのデータ転送が存在するために、タスク1とタスク2は、タスク3より前に実行されていることが保証されているので、タスク4はタスク3の実行終了を確認するだけでよく、タスク1とタスク2の実行終了を確認をする必要はない。図7はこのようなスケジューリング結果を使用した同期コード除去の例を示しており、打ち消し線で表されるFS,FCが除去可能であることを表している。

また、回路シミュレーションを近細粒度タスクレベルで並列処理をすると、数千から数万以上のタスクが生成されるため、従来のマルチプロセッサ上での細粒度並列処理のように、各データ毎あるいはタスク毎にデータ転送のアドレスや同期フラグを割り当てる⁽¹⁷⁾と非常に大きな記憶領域が消費される。同期に用いる記憶領域を最小化するために、本手法では、図8の様に各PE上に分散された共有メモリ(DPM)にPE台数分のみのフラグ領域を用意し、データを受信プロセッサ上のDPMに書き込んだ後、送信プロセッサが何番目のタスクまで実行したかを示す値を、受信プロセッサ上のフラグ領域に書き込む。これにより、プロセッサ間のデータ同期制御は、タスク数によらずプロセッサ台数を m とするとプロセッサ1台当たり $O(m)$ の領域複雑度で実現できる。

図7 フラグ削除の例

Fig.7. An example of flag elimination

図8 フラグチェックの方法

Fig.8. A method of flag check

例えば、PE2がPE1へデータとフラグを転送する際、PE2からPE1へデータ転送を行った後、PE1のDPM上にあるPE2用フラグ領域にPE2が何番目のタスクまで実行終了したかという値を書き込む。PE1は、PE1上にあるPE2用フラグ領域を調べ、同期を取るべきタスクが実行終了したかどうかを調べる。具体的には、PE2が5番目のタスクまで実行終了した後、PE2からPE1へのデータ転送が終了し、PE1はそのデータを利用して実行可能になる場合には、PE1はPE2用フラグ領域に5が書き込まれるまで待つ。既に5以上の値が書き込まれていればデータ転送が終了したことになり、転送したデータが使用可能になる。

また、データ転送においても同様にDPMメモリ利用の最適化を図ることが可能である。OSCARのデータ転送モード及びメモリアドレスマップの詳細は次章で説明するが、OSCAR上でDPMを用いた2つのデータ転送モードのうち、ブロードキャストデータ転送モードを使用する場合にはデータのブロードキャスト転送のために全PEのDPMの同一アドレスを確保しておくなくてはならない。2つのデータ転送モードのうちどちらを使用するかを決定する前にデータ転送アドレスを決定してしまうと、全データがブロードキャストにより転送されると仮定してアドレスを割り当てなくてはならず、メモリの使用効率が悪くなる。このためデータ転送アドレスの割り当てを、データ転送モード決定後に行なうことにより、1対1データ転送モード利用時のデータ転送用メモリ領域の再利用等のDPM利用最適化を行っている。

3. OSCARのアーキテクチャ

本手法の実現のために使用したマルチプロセッサシステムOSCARのアーキテクチャを図9に示し、OSCARのメモリマップを図10に示す。OSCARとは、Optimally Scheduled Advanced Multiprocessorの略で、集中型共有メモリ(CM)と各プロセッサ上に分散された分散共有メモリ(DPM)を持った共有メモリ型マルチプロセッサシステムである。OSCARは、3本のバスに、最大16台のプロセッサエレメント(PE)、1台のコントロール&I/Oプロセッサ(CIOP)、3モジュールの共有メモリが接続されている。

OSCARの各PEは、5MFLOPSの能力を持つ32ビットのRISCプロセッサ、ローカルデータメモリ、ローカルプログラムメモリ、分散共有メモリとして使われるデュアルポートメモリ、スタックメモリ、データのプレロードやポストストアに使用するDMAコントローラからなっている。このプロセッサは、浮動小数点の加算、減算、乗算を含めた全命令を1クロック(200ns)で実行し、他の浮動小数点演算も固定クロック数で終了する。また、3本のバスを介して、各CMモジュールへは3台のPEから同時アクセスが可能となっている。更に3本のバスは各々高速バリア同期機構を持っている。

OSCARはプロセッサ間データ転送モードとしてDPMを用いた1PE対1PE直接データ転送と1PEから全PEへのブ

図9 OSCARのアーキテクチャ
Fig.9. OSCAR's architecture

図10 OSCARのメモリマップ
Fig.10. OSCAR's memory map

ロードキャストデータ転送という2種類のデータ転送モードとCMを介したPE間の間接データ転送モードを持っている。このDPMには上記の2つの転送モードを実現するために、図10に示すようにPE内部ローカルアドレスに加えシステムバスアドレス上に1PE対1PE直接データ転送とブロードキャストデータ転送に用いるためのアドレスが3重に割り振られている。すなわち、1対1直接データ転送では、転送するデータをシステムバスアドレスを用いて

転送先PEのDPM上（PE2への転送の場合2200000番地～22007FF番地）に書き込み、そのデータを転送先PEがPE内部ローカルアドレス（00000番地～007FF番地）を用いて読みに行くことによりデータを転送することができる。また、ブロードキャストデータ転送では、転送するデータをブロードキャスト領域（システムバスアドレス上の0100000番地～01007FF番地）を指定することにより全PEのDPM上に書き込み、そのデータを各PEが読むことによりデータを転送することができる。このブロードキャストデータ転送は、CMを使った複数回のデータ転送を行うのに比べ、データ転送オーバーヘッドを顕著に短縮することができる。従って、データ転送のオーバーヘッドを減らすためには、スタティックスケジューリングを用いて3種類のデータ転送モードを使い分けることが重要である。さらに、同期フラグの授受をDPMを用いて行くと、同期のオーバーヘッドも大幅に減少させることができる。これは、DPM上に同期フラグを割り当てた場合、各PEはそのPE内のDPM上にある同期フラグをチェックすることができるので従来の共有メモリマルチプロセッサのように同期のためのビジーウェイトによる外部バスアクセスの必要がなくなる。これにより同期オーバーヘッドを最小化できると共に、ビジーウェイトに伴うプロセッサ間バスバンド幅の低下という問題を避けることができる。

4. 性能評価

本手法の性能を評価するために、トランジスタ18個、ダイオード36個、コンデンサ18個、抵抗器72個、電圧源54個の素子からなる回路を用いて、電子回路の過渡解析に要した時間を測定した。図11は、PE台数に対してOSCAR上で測定した実行時間をプロットしたものである。評価の結果、PE1台の時の処理時間が251.2ms、4台で109.1ms(1台の時の約1/2.3)、8台で69.1ms(1台の時の約1/3.6)と短縮されることを確認した。図12は、トランジスタ36個、ダイオード72個、コンデンサ36個、抵抗器144個、電圧源108個の素子からなる回路を用いて、PE台数に対してOSCAR上で測定した実行時間をプロットしたものである。評価の結果、PE1台の時の処理時間が522.9ms、4台で207.9ms(1台の時の約1/2.5)、8台で126.5ms(1台の時の約1/4.1)と短縮されることを確認した。図13は、トランジスタ45個、ダイオード90個、コンデンサ45個、抵抗器180個、電圧源135個の素子からなる回路を用いて、PE台数に対してOSCAR上で測定した時間をプロットしたものである。評価の結果、PE3台の時の処理時間が319.8ms、4台で254.6ms、8台で158.3msと短縮されることが確認された。ただし、PE台数が1台及び2台の時は、プログラムコードの大きさが、OSCARの各PE上にあるプログラムメモリの容量をオーバーしメモリ上にロードすることができなかったために測定ができなかった。しかし、全ての場合においてPE台数の増加と共に実行時間が減少することが確認された。

図 11 並列処理時間

Fig.11. Parallel processing time

図 12 並列処理時間

Fig.12. Parallel processing time

以上のように、従来マルチプロセッサ上での並列処理による実行時間短縮が困難であった直接法を用いた回路シミュレーションが、提案手法により実マルチプロセッサ上で行えることが確かめられた。

5. むすび

本論文では、直接法を用いた電子回路シミュレーションの並列処理手法を提案し、その有効性の評価を実マルチプロセッサシステム OSCAR 上で行った。評価の結果、本並列処理の手法である近細粒度タスクを用いた並列処理は、従来からネックとなっていたスパース行列求解部も含め、電子回路のシミュレーションに要する時間をプロセッサ台数の増加と共に短縮できることが確かめられた。

今後、直接法の利点を生かして並列化できる汎用的な回路分割手法の提案と本論文による並列化手法を組み合わせることで階層的に並列処理を行うことにより、大規模回路の並列処理を可能とする予定である。

なお、本研究の一部は、文部省科学研究費補助金特別研究員奨励費 053695 による。

(平成 5 年 4 月 9 日受付)

文 献

- (1) 中田・田辺・梶原・松下・小野塚・浅野・小池：「並列回路シミュレーションマシン Cenju」, 情報処理学会誌, **31**, No.5, pp.593-601 (1990)
- (2) P.Antognetti & G.Massobrio : "Semiconductor Device Modeling with SPICE", McGraw-Hill Book Company (1988)
- (3) I.S.Duff, A.M.Erisman & J.K.Reid : "Direct Method for Sparse Matrices", Oxford Univ. press (1986)

図 13 並列処理時間

Fig.13. Parallel processing time

- (4) Y.Fukui, H.Yoshida & S.Higono : "Supercomputing of Circuit Simulation", *Conf. on Supercomputing'89*, pp81-85 (1989)
- (5) F.G.Gustavson, W.Liniger & R.Willoughby : "Symbolic Generation of an Optimal Crout Algorithm for Sparse Systems of Linear Equations", *J.ACM*, **17**, No.1, pp.87-109 (1970)
- (6) 笠原・成田・橋本：「OSCAR のアーキテクチャ」, 電子通信学会論文誌D, **J71-D**, No.8, pp.1440-1445 (1988)
- (7) C.W.Ho, A.E.Ruehli & P.A.Brennan : "The Modified Nodal Approach to Network Analysis", *IEEE Trans. Circuits and Syst.*, **CAS-22**, No.6 (1975)
- (8) B.K.Brayton, F.G.Gustavson & G.D.Hachtel : "A New Efficient Algorithm for Solving Differential Algebraic Systems Using

- Implicit Backward Differential Formulas", *Proc. IEEE*, **60**, No.1, pp98-108 (1978)
- (9) P.Sadayappan & V.Visvanathan : "Circuit Simulation on Shared Memory Multiprocessors", *IEEE Trans. Comput.*, **37**, No.12, pp.1634-1642 (1988)
- (10) Lynn Pointer: "PERFECT REPORT:1", CSRD Rpt. No.896 (1989)
- (11) E.Lelarsmee, A.E.Ruehli & A.L.Vincentelli : "The Waveform Relaxation Method for Time-Domain Analysis of Large Scale Integrated Circuits", *IEEE Trans. on Computer Aided Design of Integrated Circuits and Systems*, **CAD-1**, No.3 (1982)
- (12) J.A.Fisher : "Trace Scheduling: A Technique for Global Microcode Compaction", *IEEE Trans.*, **C-30**, No.7, pp.478-490 (1981)
- (13) M.R.Garey & D.S.Johnson : "Computers and Intractability: A Guide to the Theory of NP-Completeness", Freeman (1979)
- (14) H.Kasahara & S.Narita : "Practical Multiprocessor Scheduling Algorithms for Efficient Parallel Processing", *IEEE Trans. Comput.*, **C-33**, pp.1023-1029 (1984)
- (15) E.G.Coffman Jr.(ed.) : "Computer and Job-shop Scheduling Theory", Wiley (1976)
- (16) 笠原 : 「並列処理技術」, コロナ社 (1991)
- (17) H.Kasahara, H.Honda & S.Narita : "Parallel Processing of Near Fine Grain Tasks Using Scheduling on OSCAR (Optimally Scheduled Advanced Multiprocessor)", *Proc. IEEE ACM. Conf. Supercomputing '90*, pp856-864 (1990)
- (18) 田村・前川・笠原・成田 : 「専用目的コンパイラ開発用並列化中間言語とその処理系」, 情報処理学会第44回全国大会, **6**, pp.35-36 (1992)
- (19) H.M.Markowitz : "The Elimination Form of Inverse and Its Application to Linear Programming", *Manage. Sci.*, **3**, pp.255-269 (1957)

前川 仁孝 (非会員) 昭和 42 年 11 月 27 日生。平成

2 年早稲田大学理工学部電気工学科卒業。平成 4 年同大学大学院理工学研究科電気工学専攻修士課程修了。現在, 同大学大学院博士課程在学中。平成 5 年日本学術振興会特別研究員。平成 6 年早稲田大学理工学部助手。各種アプリケーションの並列処理に関する研究に従事。情報処理学会会員。

田村 光雄

(非会員) 昭和 42 年 11 月 17 日生。平成 2 年早稲田大学理工学部電気工学科卒業。平成 4 年同大学大学院理工学研究科電気工学専攻修士課程修了。同年 4 月松下電器産業株式会社に入社。情報処理学会会員。

中山 功

(非会員) 昭和 42 年 5 月 31 日生。平成 3 年早稲田大学理工学部電気工学科卒業。平成 5 年同大学大学院理工学研究科電気工学専攻修士課程修了。同年 4 月東京電力株式会社に入社。電子情報通信学会会員。

吉成 泰彦

(非会員) 昭和 44 年 3 月 24 日生。平成 3 年早稲田大学理工学部電気工学科卒業。平成 5 年同大学大学院理工学研究科電気工学専攻修士課程修了。同年 4 月株式会社三菱総合研究所に入社。電子情報通信学会会員。

笠原 博徳

(正員) 昭和 32 年 7 月 26 日生。昭和 55 年早稲田大学理工学部電気工学科卒業。昭和 60 年同大学大学院博士課程修了。工学博士。昭和 58 年早稲田大学理工学部助手。昭和 60 年学術振興会特別研究員。昭和 61 年早稲田大学理工学部電気工学科専任講師。昭和 63 年早稲田大学理工学部電気工学科助教授。平成 3 年早稲田大学理工学部情報学科助教授, 現在に至る。平成元年~2 年イリノイ大学 Center for Supercomputing Research & Development 客員研究員。昭和 62 年 IFAC World Congress 第 1 回 Young Author Prize 受賞。著書「並列処理技術」(コロナ社)。電子情報通信学会, 情報処理学会, シミュレーション学会, ロボット学会, IEEE, ACM 等の会員。