VCO の直接位相制御による高速ビット位相同期回路

正 員 太矢隆士 (沖電気工業) 非会員 吉田 聡 (沖電気工業)

非会員 山岡信介 (沖電気工業) 非会員 松本修一 (沖電気工業)

非会員 吉田良和 (沖電気工業)

A High-Speed Bit Synchronization Circuit by the Direct Control of the Oscillation Phase of a VCO

Takashi Taya, member, Akira Yoshida, nonmember, Nobusuke Yamaoka, nonmember,

Shuichi Matsumoto, nonmember, Yoshikazu Yoshida, nonmember

(Oki Electric Industry Co., Ltd.)

In a large scale broadband communication system, thousands of high-speed serial data interconnections are used and a bit synchronization circuit (a clock and data recovery circuit) is required in each of the receiver side interconnection circuit. In this paper, the requirements and the implementation of a bit synchronization circuit for the interconnection are considered, and one solution is proposed. In the proposed circuit, the oscillation phase of a VCO is directly controlled by the trigger signal extracted from the input data. Synchronization capturing is quick and the circuit is applicable to a burst signal. The circuit tolerates jitter and phase variation of the incoming data. The circuit requires no external components, and is suitable for an integrated circuit. The circuit has been implemented using a 0.5 μ m CMOS process and the data recovery operation from a 440Mbps pseudo-random pattern was confirmed. Data acquisition is accomplished within three clock periods from a 440Mbps burst data.

キーワード: ビット位相同期回路, 電圧制御発振器(VCO), シリアル伝送, パースト信号, クロック

1. まえがき

デジタル信号の高速シリアル伝送路の受信側に必要となるビット位相同期回路は, 装置の高速化・大容量化を実現するうえで重要である。通常この部分は装置内で最高速のデジタル信号の1ビット以内の分解能を持つ処理が必要であり, 純粋なデジタル化は困難で, アナログ回路の応用が効果的と期待される。

通信装置などにおいて, ある程度以上(例えばボード間)の距離にわたってデジタル信号を伝送するためには, 図1(a)に示すように, データ信号と, データ信号の区切りを示すフレーム信号, そして対応するクロック信号をまとめて伝送する必要がある。

受信側装置ではこのクロック信号を用いてデータ信号およびフレーム信号を処理する。信号速度が50Mbpsを超えると, 装置内程度の伝送距離でもデジタル信号1ビットあたりの時間に対して伝送路の遅延時間が無視できなくなる。このような場合にデータ信号, フレーム信号, クロック信号を別個の線路で伝送すると受信側での到達時間に差

図1 ビット位相同期回路の適用
Fig. 1. A bit synchronization circuit

が生じ、信号の再生が困難となる。したがってこのような場合には図 1(b)に示すようにデータ信号のみを送信し、受信側装置においてデータ信号、クロック信号およびフレーム信号に対応する情報を再生することで信号伝送が実現できる。ビット位相同期回路はデータ信号の各ビットと、それを処理するクロック信号の位相同期を実現する回路である。

従来この種の回路は数 km 以上におよぶケーブル、あるいは光ファイバ伝送の受信側において、タンク回路などを用いてクロック抽出を行うことによって実現されてきた。

近年通信装置の扱う信号速度が格段に大きくなり、装置内においても 100Mbps 以上の信号線が何百本も行き交うようになってきているため、数 m 程度の信号伝送においてもビット位相同期回路が要求される場合が増加している⁽¹⁾。また装置内の布線本数、コネクタピン数が装置のデータ処理能力のネックとなってきたことから、フレーム信号線、クロック信号線無くして信号線数を減少させるためにビット位相同期回路の適用が望まれる場合もある。このような装置内で多用されるビット位相同期回路に求められる条件は長距離伝送などに用いられてきたものとは大きく異なる。

ここでは上記のように装置内で多用される場合におけるビット位相同期回路の持つべき特性と実現方法について検討し、集積回路化に適した回路方式を提案し、実験結果を報告する。

2. ビット位相同期回路実現上の条件

装置内で多用されるビット位相同期回路の実現を考える際、考慮すべき条件を以下にまとめる。

〈2・1〉 入力データ信号形式に対する適応性 ビット位相同期回路は入力データ信号のビット位相情報を知る必要がある。極端な例では全ビット“0”が連続するような NRZ 信号にはビット位相情報は皆無であり、入力信号はある頻度で変化することが必要である。言い換えると同符号連続量には上限が必要である。ビット位相同期回路は同符号連続の期間、位相情報を保持する必要があるため、一般に同符号連続量が少ないほど実現は容易である。

同符号連続量に上限を設けるために、送信側装置において伝送路符号化が行われる。CMI 符号、nB1C 符号、ブロッック符号(4B5B, 8B10B など)を用いることにより同符号連続量の上限を確実に設けることができるが、伝送路に必要な帯域は符号化しない場合より増大(CMI 符号で 100%, 4B5B 符号で 25%)する。一方スクランブラの適用は伝送路に必要な帯域の増大をもたらさないが、長い同符号連続が起こる確率がゼロにはならない。伝送路符号は伝送路の直流成分の抑制やフレーム信号の伝送も考慮し、さらに各種規格で標準化されており、適用装置によって仕様として与えられるものであるから、ビット位相同期回路はその仕様に適合する特性を持つものを選択する必要がある。

データ信号としては常時データ信号が連続して伝送されているものと、パーストとして伝送されるものがあり、ビット位相同期回路に求められる特性も大きく異なる。パースト信号を再生するためにはビット位相同期回路の位相捕捉は急速に(例えば数ビット以内に)行われる必要がある。

〈2・2〉 クロック分配経路 長距離伝送の場合には、受信したデータ信号からのクロック抽出が唯一の手段であるが、装置内などの場合には受信側において、送信側のクロック信号が、データ信号とは別経路で得られる場合がある。このような場合には受信側のビット位相同期回路は別経路から得られたクロックとデータ信号との位相差の調整のみの機能とできるため、実現が容易となる場合がある。

〈2・3〉 入力信号の歪みおよびジッタ特性 伝送路を通して入力されるデータ信号には振幅方向および時間軸方向の歪みが発生しており、ビット位相同期回路の動作に大きな影響を与える。一般にビット位相同期回路において信号誤りの発生は許されないため、厳密な設計が必要である。

時間軸方向の歪みがジッタであり、ビット位相同期回路は入力データ信号に含まれるジッタに対しても誤りなく動作することが求められる。ジッタは入力データ信号の位相変調と考えられ、その位相変調周波数と位相変動量とで規定できる。

データ信号からクロックを抽出するタイプのビット位相同期回路で、その抽出クロックを後段の装置で使用する場合には、抽出クロック中のジッタも問題となる場合がある。受信側の装置のローカルクロックにデータを載せかえる場合にはあまり問題とならないが、抽出クロックで後段の装置が動作する場合にはジッタ(入力に含まれていたジッタが後段に伝送されるものと、ビット位相同期回路でクロック抽出を行う際に生じるもの)に対して厳しい要求がなされるほか、伝送路が遮断した場合でも後段へのクロック供給が必要となる等の条件がある。

〈2・4〉 コスト要因 ビット位相同期回路を装置内で多用するためには、そのコスト要因を考慮する必要がある。条件として考えられるものを以下に示す。

(1)外付部品：コイル・キャパシタや圧電素子による共振回路が必要な回路は一般に高価で、小型化も困難である。

(2)調整：タンク回路、VCO などの調整が必要であるとコスト増につながる。

(3)検査容易性：一般には全デジタルの構成が有利である。

(4)回路規模：デジタル回路は一般に大規模化する。

(5)消費電力・電源電圧

(6)回路動作速度

これらの条件をすべての場合について満足することは不可能であり、要求仕様により最適な実現方法を選択することが重要である。

3. ビット位相同期回路の実現方法

従来より実現されているビット位相同期回路について述べ、装置内で多用する用途への適応性について考察する。

＜3・1＞ タンク回路によるビット位相同期回路 入力シリアル信号に含まれるクロックの周波数成分を LC や圧電素子で構成された共振回路に入力することによりクロックを再生する。共振回路として Q 値の高いものを用いることにより入力データ信号の長い同符号連続に耐えることが可能で、入力データ信号のジッタや歪みにも強くできる。さらに抽出・再生したクロックのジッタも極めて小さくできる。しかし全集積回路化した場合と比較して極めて高価かつ大形となり、かつ共振周波数をデータ速度に正確に合わせるため共振素子に対する精度要求が厳しくなったり、調整が必要となったりするため、装置内で多用することは困難である。また高 Q のものは同期引き込みに時間がかかるため、バースト信号には適用できない。

＜3・2＞ PLL 回路によるビット位相同期回路 PLL を用いるビット位相同期回路は、PLL の集積回路化が容易なことからさまざまな回路方式が提案されている。PLL のループ特性を適宜設定することにより最適な特性を持つビット位相同期回路が実現できると期待される。しかし位相比較器とループフィルタと VCO のみの単純な構成では、VCO の中心周波数精度が高い場合や、入力データ信号として CMI のような符号を用いた場合にのみ実用的であり、一般に集積回路化を前提とするとオンチップ VCO には中心周波数の精度が期待できないため、かなり複雑なループ構成を用いる等の工夫が必要である⁽²⁾⁽³⁾。

＜3・3＞ デジタル処理によるビット位相同期回路 入力データ信号より十分高速のクロックで動作するデジタル回路を用いれば、入力データ信号をその信号速度より速い速度でサンプリングすることによりビット位相同期を実現することができる。例えば入力データ信号を 4 倍の速度でサンプリングし、データの変化点を検出して最適なサンプリング点のデータを出力とする⁽⁴⁾等の方法がある。主要な機能をデジタル回路で実現できるため、集積回路化に適しており、無調整で検査も容易である。一般には回路は複雑で規模も大きいため消費電力が大きく、またジッタや歪みの多い入力信号には対応が難しい。

高速のデータ信号の数倍以上の高速で動作するデジタル回路による処理は、高価で消費電力も大きくなるので、純粋なデジタル処理によるのではなく、遅延素子や多相クロックなどを用いて時間分解能を上げ、データ信号と同程度以下の速度の回路で実現することが実用的である。特に装置内における信号伝送のように、送信側のクロック信号がデータとは別経路で受信側に供給できる場合に有利であり、さまざまな方法が提案されている⁽⁵⁾。

4. VCO の直接位相制御によるビット位相同期回路

以下 VCO の直接位相制御によるビット位相同期回路について紹介し、既に述べた各種実現方法との比較を行う。

＜4・1＞ VCO の直接位相制御によるビット位相同期

タンク回路によるビット位相同期回路は、入力データ信号によってタンク回路を励振させるものであるが、同様の現象は入力データ信号を VCO に直接結合させることによっても実現できる。このような事例としては図 2 に示すように 1960 年代以前にマルチバイブレータ発振回路にトリガ信号を注入することによって分周機能を実現した例がある⁽⁶⁾。

図 2 マルチバイブレータ発振回路による分周器

Fig. 2. Frequency divider using a multivibrator

図 2 の回路において、トランジスタ 2 個で構成された無安定マルチバイブレータは例えば約 25kHz で自走発振するように抵抗値およびキャパシタ値を設定し、トリガ入力に例えば 100kHz の信号を入力し、キャパシタによってマルチバイブレータに疎結合すると、発振出力にはトリガ入力に位相が一致した 25kHz の分周出力が得られる。これはマルチバイブレータの発振位相がトリガ入力によって制御されることによって起こる現象である。

図 3 VCO の直接位相制御によるビット位相同期回路

Fig. 3. Bit synchronization using a Direct Phase Controlled VCO

この現象はビット位相同期回路のクロック抽出に適用することができる。すなわち抽出すべきクロック周波数付近で自走する発振器の発振位相を、入力データ信号の位相情報を持つトリガパルスで直接制御することができればビット位相同期機能が実現できる。この現象を応用して、図3のような構成でビット位相同期回路を実現できる⁽⁷⁾⁽⁸⁾。

図4に各部の信号波形を示す。まず入力データ信号の変化点を検出し、VCO への位相制御トリガパルスを生成する。このトリガパルスによって VCO の発振位相は直接制御され、入力データとのビット位相同期が実現する。

図4 図3の動作波形
Fig. 4. Operating waveforms of Fig. 3

＜4・2＞ VCO の直接位相制御 図3に示す回路を実用化するためには、集積回路化可能な VCO において発振位相を直接制御する必要がある。

エミッタ結合型マルチバイブレータの発振位相を、外部からのトリガパルスで直接制御できるようにした回路を図5に示すの。

図5 直接位相制御可能な
エミッタ結合マルチバイブレータ回路
Fig. 5. A Direct phase controlled emitter coupled
multivibrator

この回路においてタイミングキャパシタの左端の電位をトリガパルスによって強制的に上昇させることにより発振位相を制御することができる。すなわちタイミングキャパシタに左方向に電流が流れ、左端の電位が下降しつつある期

間にトリガパルスを印加するとマルチバイブレータの状態遷移を遅らせるため発振位相を制御することができる。

さらに低電圧動作可能で、高速動作に適した発振回路を図6に示す⁽⁹⁻¹⁴⁾。図中央の双安定マルチバイブレータを左右の差動回路でトグルさせることによってSRフリップフロップとして動作させ、2個のタイミングキャパシタを充放電させてリラクセーション発振を行う。左右の差動回路に1個ずつのトランジスタを付加することにより、トリガ入力による発振位相制御を実現している。

図6 直接位相制御可能な
リラクセーション発振回路
Fig. 6. A Direct phase controlled relaxation oscillator

図7に CMOS トランジスタで構成された回路を示す⁽¹⁵⁾⁽¹⁶⁾。2個のオンチップキャパシタとSRフリップフロップとで構成されたリラクセーション発振回路を用い、発振ループ内にゲートを配置して位相制御を実現している。

図7 直接位相制御可能な CMOS VCO 回路
Fig. 7. Direct Phase Controlled CMOS VCO

図7に示す回路の位相制御動作波形を図8に示す。
図8(a)は位相制御トリガパルスが入力されない状態で、2個のキャパシタ C1 と C2 が交互に充電され、しきい値に達すると SR フリップフロップがトグルして自走発振を行う。

図 8 (b)に示す位相関係で位相制御トリガパルスが印加されると、C1 が充電されて次段ゲート(NOR)のしきい値に達する前に SR フリップフロップがトグルしてしまうため、発振位相は進む。図 8 (c)に示す位相関係で位相制御トリガパルスが印加されると、C2 が充電されて次段ゲートのしきい値に達しても SR フリップフロップがトグルすることを妨げるので発振位相は遅れる。図 8 (d)に示す位相関係で位相制御トリガパルスが印加された場合には、発振位相は変化しない。位相制御トリガパルスのこのような作用により、VCO は入力データ信号に同期して発振する。

位相制御トリガパルスは入力データ信号の変化点に対応してゲート遅延を利用して生成している。発振出力のデューティ比劣化を避けるため、トリガパルス幅がクロック周期の半分以上とならないように設計する。

図 8 図 7 の動作波形
Fig.8. Operating waveforms of Fig. 7

＜4・3＞ VCO の直接位相制御によるビット位相同期回路の特徴 PLL によるビット位相同期回路は PLL ループを経て位相を調整しているのに対し、この回路においては位相調整は入力信号によって直接行われる。したがって、同期引き込みが極めて速く、バースト信号にも適用可能である。同様に Gated VCO を用いてバースト信号用ビット位相同期回路を実現した例が報告されている⁽¹⁷⁾⁽¹⁸⁾。

反面、PLL のループフィルタのように大きな時定数を持つものが無いため、本質的に長い同符号連続には対応できない。同符号連続耐量は VCO の自走発振周波数精度で決定される。例えば自走発振周波数が入力データ信号速度と 5%ずれていると、10 周期後には位相が 180 度ずれてしまう。オンチップ VCO では外部クロックに同期させたリファレンス PLL を用いたりして自走発振周波数精度を向上させることができる。

外付け回路が不要で集積回路化に適している他、回路の動作速度はデータ速度と等しく、回路規模も小さい。また複数チャンネルを同一チップに集積した場合でも PLL のような干渉現象による不具合の可能性が低い。

5. 実験結果

0.5 μ mCMOS プロセスを用いて図 7 に示す VCO の直接位相制御によるビット位相同期回路を試作した⁽¹⁵⁾⁽¹⁶⁾。試作回路は定格電圧 3.3V で設計し、56 ピンプラスチックパッケージに封止した。ビット位相同期回路部のサイズは 0.5mm²である。

試作回路にデータ信号を入力し、VCO の発振波形と再生データをモニタするとともに、データの誤り率を測定した。

図 9 は 440Mbps の連続した擬似ランダムパターン(シーケンス長 2²³-1, 同符号連続最大 23 ビット)を入力した場合のビット位相同期特性を示している。良好なビット位相同期が実現しており、ビット誤りの発生も見られない。この場合には同符号連続は最大 23 ビットである。再生クロックのジッタは 70ps rms である。

図 9 連続データ信号に対するビット位相同期波形
上段:入力データ信号(440Mbps 擬似ランダムパターン)
中段:VCO 出力(抽出クロック)
下段:再生データ信号

Fig. 9. Operating waveforms from a random pattern

図 10 バースト信号に対するビット位相同期波形
上段:入力データ信号
(440Mbps,2000 個の"0"パタンの後の"1010..."パタン)
中段:VCO 出力(抽出クロック)
下段:再生データ信号

Fig. 10. Operating waveforms from a burst data

図 10 は入力パタンに 2000 ビット分の"0"パタンを挿入することによりバースト信号を模擬した信号を入力した際のビット同期特性を示す。この場合にも良好にビット位相同期を実現している。バースト信号の先頭に配置されるプリアンプのビット列("1010...")の 3 ビット目でビット同期が実現していることが確認できる。

6. 考察

ここで提案したビット位相同期回路について、装置内で多用するビット位相同期回路として見た場合の 2 章で述べた各条件の達成状況を評価する。

〈6・1〉 入力データ信号形式に対する適応性 図 10 の実験結果にも示されているとおり、位相同期動作は極めて高速でバースト信号などに適用可能である。一方原理的に同符号連続量が長いデータ信号に対しては不利であり、図 9 の実験結果では同符号連続長 23 で動作しているが、集積回路上の VCO の自走周波数の実用的な精度を 5%程度と見込むと、同符号連続を 5 以下に制限できる 8B10B 符号のような信号形式に適している。信号形式の決定に融通性がある装置内伝送路には十分適用可能と言える。なお同符号連続耐量を大きくするためには、VCO の自走周波数の精度を高くする方策や、図 3 の位相制御トリガパルス生成回路を工夫する方策などがある⁽¹⁹⁾。

〈6・2〉 クロック分配経路 ビット位相同期動作自体には別経路によるクロックの分配は不要である。また送信側のデータ位相が変動しても追従することができる。

〈6・3〉 入力信号の歪みおよびジッタ特性 入力信号のジッタには高速に追従することができる。しかし極端に歪んだ信号や雑音により誤った位相制御トリガパルスが生成

されると VCO の発振位相の同期がはずれる可能性がある。一方図 9 に見られるようにタンク回路を用いた回路に比較して再生されたクロック出力のジッタは大きいので、データ出力を後段の装置のローカルクロックに載せ換えた後処理を行うことが必要である。いずれにしても装置内での信号伝送では問題なく使用できる。

〈6・4〉 コスト要因 全て集積回路上に構成できるため、外付け部品や調整は不要である。純デジタルの回路に比較すると検査は複雑であるが、通常の周波数シンセサイザ LSI と同程度である。回路規模は VCO のサイズによるが、デジタル回路を中心に構成されたものに比較して小さく、かつ消費電力も小さくできる。電源電圧についてはデジタル回路と同様で特に制約はない。これらの特徴は装置内で多用する場合に有利である。

7. まとめ

通信装置などに多用されるビット位相同期回路の持つべき特性と実現方法について考察し、VCO の直接位相同期によるビット位相同期回路を提案し、試作結果を報告した。この回路方式は同符号連続耐量は比較的小さいが、回路規模が小さく、かつ集積回路化に適している。

(平成 8 年 12 月 25 日受付, 平成 9 年 4 月 2 日再受付)

文 献

- (1) Takashi Taya, Toshiyuki Tahara, Yoshikatsu Shiraishi: "A Family of Interface LSIs for 155 - 2488 Mbps per Channel Data Transmission within ATM Switch Equipments", IEEE Workshop on VLSI in Communications (Sep. 1993).
- (2) Robert Cordell, J. Forney, Charles Dunn, William Garrett: "A 50MHz Phase- and Frequency-Locked Loop", IEEE J. Solid-State Circuits, vol.SC-14, No.6, 1003-1010 (Dec. 1979).
- (3) R. Baumert, P. Mets, M. Pedersen, R. Pritchett, J. Young: "A Monolithic 50-200MHz CMOS Clock Recovery and Retiming Circuit", IEEE Custom Integrated Circuits Conference, 14.5.1 (May 1989).
- (4) Robert Cordell: "A 45-Mbit/s CMOS VLSI Digital Phase Aligner", IEEE J. Solid-State Circuits, vol.23, No.2, 323-328 (Apr. 1988).
- (5) 吉田 聡・山岡信介・松本修一・横溝幸一・横山友信・太矢隆士: 「フレイム同期信号を用いたビット位相同期回路方式の一検討」, 1995 年電子情報通信学会総合大会 B-593(1995 年 3 月)。
- (6) 丹羽一夫: トランジスタ活用ハンドブック, CQ 出版, 326(1968 年 5 月)。
- (7) 吉田 聡・山岡信介・太矢隆士: 「装置内高速シリアル伝送用データ再生回路の一検討」, 1992 電子情報通信

学会春季大会 B-798(1992 年 3 月)。

- (8) 太矢隆士・吉田 聡・松本修一・横山司昌・吉田良和：
「VCO の直接位相制御によるクロック再生回路」，電
気学会電子回路研究会 ECT-94-41(1994 年 10 月)。
- (9) 吉田良和・横山司昌・太矢隆士・水永 直：「3.3V
800Mbps シリアル伝送用データ再生回路の検討」，
1995 年電子情報通信学会総合大会 B-954 (1995 年 3
月)。
- (10) 吉田良和・横山司昌・太矢隆士・吉田 聡・亀井孝浩・
水永 直：「VCO 直接位相制御方式を用いた 3.3V
777.6Mbps データ再生回路」，1996 年電子情報通信
学会ソサイエティ大会 B-905 (1996 年 9 月)。
- (11) 太矢隆士・吉田良和・横山司昌：「集積回路 VCO の
高性能化に関する一考察」，電気学会電子回路研究会
ECT-96-42 (1996 年 6 月)。
- (12) 横山司昌・太矢隆士・吉田 聡・松本修一・水永 直：
「低電圧(3V)シリアルインタフェース用データ再生回
路の一検討」，1994 年電子情報通信学会春季大会 B-
537(1994 年 3 月)。
- (13) 松本修一・太矢隆士・吉田 聡・横山司昌・吉田良和・
亀井孝浩：「低電圧(3V)シリアルインタフェース用デ
ータ再生回路の試作」，1994 年電子情報通信学会秋季大
会 B-420 (1994 年 9 月)。
- (14) 吉田良和・太矢隆士・吉田 聡・横山司昌・水永 直：
「3.3V 250Mbps パースト信号対応シリアル伝送 LSI」，
1996 年電子情報通信学会総合大会 B-1009 (1996 年 3
月)。
- (15) Akira Yoshida, Takashi Taya, Nobusuke Yamaoka,
Shuichi Matsumoto, Tomonobu Yokoyama: "A Data
Recovery Circuit for Burst Signal Using 440MHz
CMOS Direct Phase Controlled VCO", IEEE
Symposium on VLSI Circuit, 11.3 (Jun. 1996).
- (16) 太矢隆士・吉田 聡・山岡信介・松本修一：「440Mbps
CMOS ビット位相同期回路」，平 8 電気学会電子・情
報・システム部門大会，A-1-9 (1996 年 9 月)。
- (17) Mihai Banu, Alfred Dunlop: "A 660Mb/s CMOS
Clock Recovery Circuit with Instantaneous Locking
for NRZ Data and Burst-Mode Transmission", IEEE
ISSCC Tech. Dig., 102-103 (Feb. 1993).
- (18) Alfred Dunlop, Wilhelm Fischer, Mihai Banu,
Thaddeus Gabara: "150/30Mb/s CMOS Non-
Oversampled Clock and Data Recovery Circuits with
Instantaneous Locking and Jitter Rejection", IEEE
ISSCC Tech. Dig., 44-45 (Feb. 1995).
- (19) Nobusuke Yamaoka, Takashi Taya, Akira Yoshida,
Masao Kamio and Tomonobu Yokoyama: "A CMOS
Data and Clock Recovery Macrocell for Burst-
Mode/Continuous-Mode Transmissions", Proceed-
ings of IEEE 1997 Custom Integrated Circuits
Conference, 4.2 (May 1997).

太矢 隆士 (正員) 1960 年 4 月 3 日生まれ。1983 年京
都大学工学部電子工学科卒業。1985 年同
大学大学院工学研究科修士課程修了。同
年沖電気工業(株)入社。B-ISDN 通信装置
ハードウェアおよび LSI の開発に従事。
IEEE, 電子情報通信学会会員。

吉田 聡 (非会員) 1965 年 1 月 25 日生まれ。1988
年東京都立大学電気工学科卒業。同年沖電
気工業(株)入社。B-ISDN 通信装置用高速
シリアルインタフェース LSI 設計に従事。
IEEE, 電子情報通信学会会員。

山岡 信介 (非会員) 1966 年 2 月 20 日生まれ。1989
年秋田大学電子工学科卒業。同年沖電気工
業(株)入社。B-ISDN 通信装置ハードウ
ェアおよび LSI の開発に従事。IEEE, 電
子情報通信学会会員。

松本 修一 (非会員) 1968 年 6 月 25 日生まれ。1991
年帝京技術科学大学(現帝京平成大学)情
報工学科卒業。同年沖電気工業(株)入社。
ATM 交換機ハードウェアおよび LSI の開
発に従事。電子情報通信学会会員

吉田 良和 (非会員) 1970 年 6 月 6 日生まれ。1993
年同志社大学機械工学科卒業。同年沖電気
工業(株)入社。B-ISDN 通信装置用 LSI の
開発に従事。電子情報通信学会会員。