PLL を応用した周波数基準信号の位相雑音低減法の提案

正員 作田 幸憲 (日本大学)

学生員 古川 誠 (日本大学)

正員 関根 好文 (日本大学)

A Proposal on Reduction Method of Phase Noise based on PLL Systems
for Reference Frequency Signal

Sakuta Yukinori, Member, Furukawa Makoto, Student Member, Sekine Yoshifumi, Member (Nihon University)

Measuring the phase noise using a PLL is known as a highly precise method. But the method can't be used when the stability of a test oscillator is higher than the stability of a reference frequency source in the PLL.

So we propose a new method that reduces the phase noise in the reference frequency source. This method adds outputs of m PLLs locked by the standard oscillator which is the reference frequency source. In this paper, we clarify theoretically that $L(f)$ can be improved by $10 \log m$ dB in Fourier frequency range which is higher than the PLL's natural frequency and substantiate this experimentally.

キーワード：基準周波数源，位相雑音，位相同期回路

1. ま え が き

近年の移動体通信機器の急速な普及や周波数に関する度量衡学の立場から，周波数基準源の低位相雑音化に対する要求が高まっている⁽¹⁾⁽²⁾。

低位相雑音化に関する検討については，従来より，発振回路を構成する素子の特性に着目したもの⁽²⁾⁽³⁾や発振のメカニズムに着目したもの⁽⁴⁾など多くの研究がなされており，その位相雑音の測定法についても種々検討されている⁽⁵⁾。

従来より，高精度な周波数基準信号の位相雑音測定法として位相同期回路（以下PLLと記す）を用いた方法が知られている⁽⁶⁾。しかし，この位相同期法の測定結果には，被測定発振器の位相雑音の他，PLL回路内の基準発振器の位相雑音も含まれるため，被測定発振器の安定度が基準発振器の安定度と同等かそれより悪いものでなければ正確な評価が出来ないという問題がある。このため，現在簡易的には，この被測定発振器と同構成で周波数可変機能を付け加えた回路構成を用いて，両者の位相雑音の大きさが等しいと仮定して測定する方法が用いられている。しかし，一般に用いられる可変容量素子はQの高いものが得にくく，その結果，元の発振器よりも安定度が劣化することが考えられ，より高い安定度を持つ位相雑音測定には不十分であると考えられる。従って，高い安定度を有する被測定発振器

の位相雑音を測定しようとする場合，測定系の基準発振器となるPLL内の電圧制御水晶発振器（以下VCXOと記す）には極めて低位相雑音のものが望まれる。

そこで，我々は位相同期法における周波数基準信号として，常に被測定発振器の位相雑音より小さい周波数基準信号を得ることを目的に，PLLを応用した位相雑音低減法について検討している。先に我々は，PLLにおいてその閉ループ伝達関数の関係からVCXO出力の位相雑音には，PLLの自然周波数 f_n より低い離調周波数範囲においては基準発振器の位相雑音が移し込まれて現れるが， f_n より高い離調周波数範囲においてはそのVCXO固有の位相雑音が現れることを示した⁽⁷⁾。

本論文で提案する手法はこの性質を利用したもので，一つの基準発振器に同期する m 個のPLL出力を加算することにより位相雑音を低減する方法である。これは，各PLL出力が f_n 以下の離調周波数では位相同期されているため電圧加算⁽⁸⁾されるが， f_n 以上では各VCXO固有の雑音が現れるため電力加算⁽⁹⁾にしかならず，結果として f_n 以上の離調周波数で位相雑音を低減できることが期待できる。

本論文では，提案するシステムの加算器出力の電力スペクトル密度関数を求めることにより，位相雑音を評価する理論式の導出を行い，理論の上から f_n 以上の離調周波数において $10 \log m$ dB，位相雑音を低減可能であることを明らかにする。また，提案するシステムの構成上，系の構成

要素による付加雑音の影響が問題となるため、その付加雑音の影響について検討を行う。次に、系の応答特性の振る舞いについて、理論との検証を目的に、安定度の測定が容易な LC 型の電圧制御発振器（以下 VCO と記す）を用いて実測による検討を行う。また、実際に被測定発振器と同程度の安定度を持つと考えられる電圧制御水晶発振器を用いた場合についても実測による検討を行い、本方法が位相雑音の低減に有効な方法であることを明らかにする。

2. 原 理

図 1 システムの構成図
 Fig. 1. Configuration of system.

図 1 に提案するシステムの構成図を示す。本システムは 1 つの基準発振器、その基準発振器に同期した出力信号を得るための m 個の PLL、および各 PLL の VCXO 出力を加算するための加算器から構成されている。また、各 PLL はそれぞれ位相検波器（以下、PD と記す）、Loop Filter、VCXO から構成されている。

以下、理論式導出の流れから本システムの原理を示す。まず基準発振器出力 $v_R(t)$ 、 i 番目の PLL 内の VCXO i 出力 $v_i(t)$ を次式のように表す。

$$v_R(t) = V_R \cdot \cos\{\omega_0 t + \phi_R(t)\} \dots\dots\dots (1)$$

$$v_i(t) = V_i \cdot \sin\{\omega_0 t + \phi_i(t) + \phi_{ci}(t)\} \dots\dots\dots (2)$$

但し、 $\omega_0 (= 2\pi\nu_0)$: 公称角周波数、 $V_j/\sqrt{2}$: 公称電圧、 $\phi_j(t)$: 微小位相雑音、($j=R,i$)、 $\phi_{ci}(t)$: 被制御位相、 $|\phi_i(t) + \phi_{ci}(t)| \ll 1$

位相同期状態において PLL i の閉ループ伝達関数 $H_i(f)$ は次式のように表される。

$$H_i(f) \equiv \frac{\Phi_{ci}(f)}{\Phi_R(f) - \Phi_i(f)} = \frac{K_{0i} K_{di} F_i(f)}{j2\pi f + K_{0i} K_{di} F_i(f)} \dots\dots (3)$$

但し、 $\Phi_{ci}(f), \Phi_j(f), F_i(f) : \phi_{ci}(t), \phi_j(t), f_i(t)$ のフーリエ変換、($j=R,i$)

従って、 m 個の PLL が全て同期しているときの VCXO のそれぞれの出力を加算して得た、加算器出力 $v_T(t)$ は次

式のように求められる。

$$v_T(t) = \sum_{i=1}^m v_i(t) = \sum_{i=1}^m V_i \cdot \sin\{\omega_0 t + \phi_i(t) + \phi_{ci}(t)\} \approx m \cdot V \cdot \sin\{\omega_0 t + \phi_T(t)\} \dots\dots\dots (4)$$

但し、 $\phi_T(t) \approx \sum_{i=1}^m V_i \cdot \{\phi_i(t) + \phi_{ci}(t)\} / \sum_{k=1}^m V_k$ 、 $|\theta_i(t)| \ll 1, |\phi_T(t)| \ll 1$

以下、簡単のため $V_1 = V_2 = \dots = V_m \equiv V$ とすると、 $v_T(t)$ は次式のように導ける。

$$v_T(t) = m \cdot V \cdot \sin \left[\omega_0 t + \frac{1}{m} \sum_{i=1}^m \{\phi_i(t) + \phi_{ci}(t)\} \right] \dots\dots (5)$$

式 (5) より PLL によりそれぞれ同期した m 個の出力を加算したとき振幅は m 倍に、位相雑音 $\phi_i(t) + \phi_{ci}(t)$ は m 個の雑音の平均となることがわかる。

この $v_T(t)$ の片側電力スペクトル密度関数 $S_{vT}^+(f)$ は、 $v_T(t)$ の自己相関関数のフーリエ変換によって導かれる。

今、各 VCXO の位相雑音の統計的性質が等しい、即ち $S_{\phi 1} = S_{\phi 2} = \dots = S_{\phi m} \equiv S_{\phi}$ として、 $S_{vT}^+(f)$ を求めると、 $S_{vT}^+(f)$ は次式のようになる。

$$S_{vT}^+(f) = \frac{(mV)^2}{2} \delta(f - \nu_0) + \frac{(mV)^2}{4} \{ G_1(f - \nu_0) \cdot S'_{\phi R}(f - \nu_0) + \frac{1}{m} G_2(f - \nu_0) \cdot S'_{\phi}(f - \nu_0) \} \dots\dots (6)$$

但し、 $G_1(f) = |H(f)|^2$ 、 $G_2(f) = 1 + |H(f)|^2 - H(-f) - H(f)$ 、 $\delta(f)$: デルタ関数、 $S'_x(f)$: x の片側電力スペクトル密度関数

一方、安定度の尺度として、搬送波からの離調周波数 f における単位周波数当たりの雑音電力と全電力の比として定義された $L(f)$ が知られている⁽⁹⁾。式 (6) で示される m 個の VCXO 出力を加算して求めた $S_{vT}^+(f)$ の $L(f)$ を $L_{T(m)}(f)$ とすると、 $L_{T(m)}(f)$ は次式のようになる。

$$L_{T(m)}(f) \approx \frac{1}{2} G_1(f) \cdot S'_{\phi R}(f) + \frac{1}{2m} G_2(f) \cdot S'_{\phi}(f) \dots\dots (7)$$

式 (7) より $v_T(t)$ の $L_{T(m)}(f)$ は公称周波数の周りに基準発振器の位相雑音 $S'_{\phi R}$ と VCXO の位相雑音 S'_{ϕ} がそれぞれ伝達特性 $G_1(f), G_2(f)$ の影響によって帯域制限されて現れ、さらに VCXO 固有の位相雑音が現れる離調周波数範囲では $1/m$ 倍されることがわかる。

そこでまず、 $G_1(f), G_2(f)$ について検討を行う。今、ループフィルタとして利得 G_A を持つラグリードフィルタを用いた場合、制動定数を ζ 、PLL の自然角周波数を $\omega_n (= 2\pi f_n)$ 、ループ利得を $K_v = K_0 K_d G_A$ とすると、 $G_1(f), G_2(f)$ は次式のように表せる。

$$G_1(f) = \frac{1 + (2\zeta - \omega_n/K_v)^2 (f/f_n)^2}{1 + (4\zeta^2 - 2)(f/f_n)^2 + (f/f_n)^4}$$

$$G_2(f) = \frac{(\omega_n/K_v)^2 (f/f_n)^2 + (f/f_n)^4}{1 + (4\zeta^2 - 2)(f/f_n)^2 + (f/f_n)^4} \dots\dots (8)$$

図2 f/f_n に対する $G_1(f), G_2(f)$
Fig. 2. $G_1(f), G_2(f)$ vs. f/f_n .

図2に式(8)をもとに $\omega_n/K_v = 10^{-2}$, $\zeta = 0.707$ としたときの $G_1(f)$, $G_2(f)$ の特性の一例を示す。同図より $L_{T(m)}(f)$ は低域通過特性を示す $G_1(f)$ により f_n までの離調周波数範囲では $S'_{\phi R}(f)$ の影響がそのまま現れ、高域通過特性を示す $G_2(f)$ により f_n より高い離調周波数範囲では $S'_\phi(f)$ の影響がそのまま現れることがわかる。

図3 パラメータmに対する $L(f)$ の計算値
Fig. 3. Calculation results of $L(f)$ for parameter m.

次にmについて検討を行う。図3に $S'_{\phi R}(f) = S'_\phi(f)$, $\omega_n/K_v = 10^{-2}$, $\zeta = 0.707$ としたときのmをパラメータとして $L_{T(m)}(f)$ を $m=1$ 個の場合である $L_{T(1)}(f)$ で正規化したものを示す。同図より f_n まではmに関係なく同じ値であるのに対して、VCXO固有の雑音が見える f_n より高い周波数になると $1/m$ の影響を受けて減少し、 $10 \log m$ dB だけ小さくなることがわかる。

以上のことから1つの基準発振器に位相同期したm個のPLL出力を加算することにより、PLLの自然周波数 f_n 以

上において $L(f)$ を $10 \log m$ dB 改善可能なことがわかる。ここで、基準発振器とVCXOの組み合わせには次の3通りが考えられる。

- 1) VCXOの安定度が基準発振器の安定度よりも悪い場合
→ $S'_{\phi R} \ll S'_\phi$
- 2) VCXOの安定度と基準発振器の安定度が同等の場合
→ $S'_{\phi R} = S'_\phi$
- 3) VCXOの安定度が基準発振器の安定度よりも良い場合
→ $S'_{\phi R} \gg S'_\phi$

しかし、3)の場合は、高安定な基準周波数源を得る目的からあまり現実的ではない。そこで、ここでは1), 2)の場合について検討する。

まず1)の場合について、この場合の $L_{T(m)}(f)$ は式(7)そのものとなる。しかし、VCXOの安定度が基準発振器の安定度よりも悪い場合には、その位相雑音電力レベルの差 $S'_{\phi R}(f) - S'_\phi(f)$ を考慮しなければならない。

図4 f/f_n に対する
 $G_1(f) \cdot S'_{\phi R}(f), G_2(f) \cdot S'_\phi(f)$

Fig. 4. $G_1(f) \cdot S'_{\phi R}(f), G_2(f) \cdot S'_\phi(f)$ vs. f/f_n .

図4に $m=1$ で $S'_{\phi R}(f)$ と $S'_\phi(f)$ の差を30dBとし、ループフィルタとして先と同様のラグリードフィルタを用いた場合の $G_1(f) \cdot S'_{\phi R}(f), G_2(f) \cdot S'_\phi(f)$ の特性の一例を示す。同図より $L_{T(m)}(f)$ には、 f_n より低い周波数まで $G_2(f)$ により $S'_\phi(f)$ の影響が大きく現れ、 $G_1(f)$ により $S'_{\phi R}(f)$ の現れる範囲が狭くなることがわかる。

次に2)の場合について、基準発振器とPLL内のVCXOの位相雑音電力が同程度で $S'_{\phi R}(f) = S'_\phi(f)$ であるから、この場合、 $L_{T(m)}(f)$ は次式となる。

$$L_{T(m)}(f) = \frac{1}{2} \cdot \left\{ G_1(f) + \frac{1}{m} G_2(f) \right\} \cdot S'_\phi(f) \cdots \cdots (9)$$

式(9)により、 $m=1$ のときの $L_{T(m)}(f)$ には同一レベルの雑音 $S'_\phi(f)$ が $G_1(f)$, $G_2(f)$ の影響を受けて現れるため、 $G_1(f) \cdot S'_{\phi R}(f)$, $G_2(f) \cdot S'_\phi(f)$ の特性は、図2に示す $G_1(f)$, $G_2(f)$ と同じ形となることがわかる。即ち

図5 i 番目の PLL における構成要素の付加雑音

Fig. 5. Block diagram of PLL_i with additive noise sources.

$L_{T(m)}(f)$ には、 f_n までの周波数範囲において $G_1(f)$ により $S'_{\phi R}(f)$ の影響が大きく現れ、 f_n 以上の離調周波数範囲において $G_2(f)$ により $S'_{\phi}(f)$ の影響が現れる。

以上のことから $S'_{\phi R}(f) \ll S'_{\phi}(f)$ の場合、 $S'_{\phi R}(f)$ と $S'_{\phi}(f)$ の位相雑音電力レベルの差に応じて VCXO 固有の雑音が現れる離調周波数範囲が決まり、その範囲において $10 \log m$ dB 位相雑音は小さくなることわかる。

3. 付加雑音に関する検討

図1に示すように提案するシステムは複数個の PLL により構成されるため、その構成要素による付加雑音が問題になると考えられる。そこで PLL 系における付加雑音の解析法として挙げられる V.F.KROUPA による手法⁽¹⁰⁾を参考に提案するシステムの付加雑音について検討を行った。

図5に付加雑音を考慮した提案するシステムの構成図の一部を示す。図中⊕は全て各構成要素による付加雑音を示し、図中の記号における下付き $\{,n\}$ は各構成要素の雑音であることを示す。

まず i 番目の PLL についてそれが位相同期状態にあるときの VCXO 出力 $\phi_{oi,n}$ を求めると次式のように表される。

$$\phi_{oi,n} = \left[\phi_{r,n} + \frac{V_{PDi,n} + V_{LPPFi,n}}{K_d} + \frac{V_{Ampli,n}}{K_d \cdot F_{LPP}(s)} + \frac{V_{Fi,n}}{K_d \cdot F_{LPP}(s) \cdot G_A} \right] \cdot H(s) + \phi_{osci,n} \cdot [1 - H(s)] \quad (10)$$

但し、Loop-Filter の帯域は LPF の帯域よりも非常に狭く、バッファ増幅器の雑音は発振器のものより小さいとした。

さらに m 個の PLL が全て位相同期状態にあるとし、式(10)を用いて加算器出力 $\phi_{Add,n}$ を求めると、次式のように導ける。

$$\phi_{Add,n} = \sum_{i=1}^m \phi_{oi,n} + \phi_{Adder,n}$$

$$= \left[m \cdot \phi_{r,n} + \frac{1}{K_d} \cdot \sum_{i=1}^m (V_{PDi,n} + V_{LPPFi,n}) + \frac{1}{K_d \cdot F_{LPP}(s)} \cdot \sum_{i=1}^m (V_{Ampli,n}) + \frac{1}{K_d \cdot F_{LPP}(s) \cdot G_A} \cdot \sum_{i=1}^m (V_{Fi,n}) \right] \cdot H(s) + \left(\sum_{i=1}^m \phi_{osci,n} \right) \cdot [1 - H(s)] + \phi_{Adder,n} \quad (11)$$

加算器出力の雑音 を $m=1$ 個の場合である式(10)と比較するため、式(11)を m で割ることにより正規化すると次式のようになる。

$$\frac{\phi_{Add,n}}{m} = \left[\phi_{r,n} + \frac{1}{K_d} \cdot \frac{1}{m} \sum_{i=1}^m (V_{PDi,n} + V_{LPPFi,n}) + \frac{1}{K_d \cdot F_{LPP}(s)} \cdot \frac{1}{m} \sum_{i=1}^m (V_{Ampli,n}) + \frac{1}{K_d \cdot F_{LPP}(s) \cdot G_A} \cdot \frac{1}{m} \sum_{i=1}^m (V_{Fi,n}) \right] \cdot H(s) + \frac{1}{m} \left(\sum_{i=1}^m \phi_{osci,n} \right) \cdot [1 - H(s)] + \frac{1}{m} \phi_{Adder,n} \quad (12)$$

式(10)と式(12)を比較すると位相同期された基準発振器の雑音 $\phi_{r,n}$ に対して、固有の位相雑音が現れる $\phi_{osci,n}$ は m 個の総平均にしかならず、この結果からも $L(f)$ による理論式と同様に $10 \log m$ dB 位相雑音が改善できることが確認される。さらに、PD, LPF, DC-Amp, loop-Filter の付加雑音に関しても加算器出力における雑音は m 個の総平均にしかならず、 $m=1$ 個の場合に対して $10 \log m$ dB 低減される。更に、 K_d を大きくすることによってその影響を低減可能であることがわかる。また、loop-Filter の雑音は G_A を大きくすることによっても低減可能である。しか

し、最終段の加算器の雑音はPLLとは全く独立に付加されるため K_d とは無関係であり、加算数 m を増やすことによって $m=1$ 個の場合に対して相対的に低減可能である。

4. 実測による検証

〈4・1〉 付加雑音に関する検討 前章の検討から、提案するシステムの加算器出力では、バッファ増幅器、PDとして用いた二重平衡混合器（以下 DBM と記す）、直流増幅器、加算器に用いたオペアンプの付加雑音が問題となることがわかった。そこでまず実際にシステムを構築する際の個々の雑音の影響を明らかにするため、実際に実験に用いた素子について実測による検討を行った。なおLPFおよびLoop-Filterはパッシブ素子で構成されるため雑音は小さいものとして無視した。

図6 構成要素の付加雑音の評価

Fig. 6. Evaluation of additive phase-noise.

図6にそれぞれの位相雑音を測定し、その結果を $L(f)$ に換算したものを示す。同図から次項の検討において改善する対象として用いた VCXO の雑音よりも、各構成要素の雑音の方が 10dB 以上小さいため、加算器出力には個々の構成要素の雑音の影響は現れないものと考えられる。

〈4・2〉 提案するシステムの実測による検討 まず、理論の検証を目的に、PLL 内の VCXO に VCXO よりも雑音レベルが高く、比較的測定が容易であると考えられる LC 型の VCO を用いて、 $S'_{\phi R} \ll S'_{\phi}$ の場合について実験を行った。加算する VCO の個数は $m=2$ 個とし、実測における PLL の基準発振器および VCO には、それぞれ市販の VC-TCXO (12.8MHz) と、VCO (25-50MHz) を用いた。また、PLL の系としては基準発振器である VC-TCXO を 2 連倍したものに VCO を位相同期させる構成とし、これにより $S'_{\phi R} \ll S'_{\phi}$ なる条件とした。

提案するシステムの各 PLL は $f_n = 500\text{Hz}$ 、 $\omega_n/K_v = 7.1 \times 10^{-5}$ 、制動定数 $\zeta = 0.7$ に設計した。先に記したように $S'_{\phi R} \ll S'_{\phi}$ の場合では f_n より低い周波数範囲まで $G_2(f)$ により VCO の影響が大きく現れることが予想される。

図7に $m=1$ 個の場合と $m=2$ 個の場合の加算器出力の位相雑音を測定した結果を示す。 $m=2$ としたとき、理論式よりその加算器出力は $m=1$ 個のときと比べて $10\log 2=3\text{dB}$

図7 加算器出力の $L(f)$ (LC 型の VCO の場合)

Fig. 7. Experiment results of $L(f)$ on Adder Output (in the case of VCO).

減少する。理論値として $m=1$ の測定値を 3dB 小さくした値を点線で示すと、この理論値と $m=2$ のときの実験値は良好に一致し、加算器出力の位相雑音が $m=1$ 個のときよりも $m=2$ 個のときの方が 3dB 小さくなっていることがわかる。

さらに PLL 内の VCXO に基準発振器と同一ロットの VC-TCXO (12.8MHz) を用いて $S'_{\phi R} = S'_{\phi}$ の場合について検討を行った。この 2つの VCXO については事前に測定を行い、同程度の位相雑音を持つ事を確認した。また、加算する VCXO の個数は先と同様に $m=2$ 個とした。

図8 加算器出力の $L(f)$ (VCXO の場合)

Fig. 8. Experiment results of $L(f)$ on Adder Output (in the case of VCXO).

図8にその測定結果を示す。同図より加算器出力の位相雑音は、 f_n 以上の離調周波数範囲において、図7と同様に $m=2$ 個のときの方が理論式通り 3dB 小さくなっていることが確認できた。

5. ま と め

本論文では一つの基準発振器に同期する m 個の PLL 出力を加算することにより f_n 以上の離調周波数における位相雑音を低減する方法を提案した。検討の結果、位相雑音を $10 \log m$ dB 低減可能なことを理論的に明らかにすると共に、実測による検討を行い、本方法が位相雑音の低減に有

効な方法であることを実証した。

本手法は、従来より検討されている発振回路そのものを改善する位相雑音低減法とは異なる方法であるため、従来の手法によって十分に位相雑音が低減された回路にも独立して適用可能であり、さらなる位相雑音低減が期待できる。

今後は、PLL の個数を増やして行った場合の独立性や、雑音検出部に用いられる DBM そのものの雑音、及び本システムでは改善されなかった f_n より低い離調周波数範囲の位相雑音を低減する手法等について検討を行う予定である。

(平成 10 年 11 月 10 日受付, 同 11 年 2 月 1 日再受付)

関 根 好 文 (正員) 昭和 19 年 2 月 7 日生。昭和 41 年日本大学理工学部電気工学科卒業。昭和 43 年同大学大学院理工学研究科電気工学専攻博士前期課程修了。同年日本大学理工学部助手。以来、主として水晶発振回路及びハードウェアニューロンモデルとその応用に関する研究に従事。現在、日本大学理工学部教授。工学博士。IEEE, 電子情報通信学会, 時計学会, 日本神経回路学会各会員。

文 献

- (1) 例えば, "マイクロ波発振器における位相雑音の解析・測定・低減化技術", 電子情報通信学会エレクトロニクスソサイエティ大会, PC-1, 1997/9.
- (2) R.J.Besson: "HIGH PRECISION RESONATORS AND OSCILLATORS", 第 25 回 EM シンポジウム, 8, pp. 49-50, 1996/5.
- (3) 小宮山牧児, 安田嘉之: "高安定信号源と RF 増幅器のフリッカ位相雑音", 信学論, vol. J60-A, no. 3, pp. 197-204, 1977/3.
- (4) 作田幸憲, 佐々木秀樹, 星野光晴, 関根好文: "水晶発振回路の負荷 Q に着目した位相雑音の低減に関する一検討", 信学論 (C-II), J77-C-II, 9, pp. 363-370, 1994/9.
- (5) P. カルタシヨフ: "時と周波数", 講談社 (1980 年).
- (6) 例えば, 十文字弘道, 太田和夫: " $L(f)$ 評価における測定系の影響", 電気学会高安定周波数発生回路調査専門委員会, 資料 5-2 (昭和 51 年).
- (7) 作田幸憲, 三野秀樹, 関根好文: "低位相雑音水晶発振器の位相雑音測定に関する検討", 信学論 (C-II), vol. J77-C-II, no. 1, pp. 52-54, 1997/1.
- (8) 平山宏之, 森村正直, 小林彬: "雑音処理", 計測自動制御学会 (1988 年).
- (9) D.J.Glaze: "Improvements in Atomic Cesium Beam Frequency Standards at the National Bureau of Standards", IEEE. Trans. Instrum. Meas., vol. IM-19, 3, pp. 156-160 (1970-08).
- (10) V.F.KROUPA: "Noise Properties of PLL Systems", IEEE. Trans. Comm., vol. COM-30, no. 10, pp. 2244-2252, 1982/10.

作 田 幸 憲 (正員) 昭和 27 年 2 月 10 日生。昭和 49 年日本大学理工学部電気工学科卒業。昭和 51 年同大学大学院理工学研究科電気工学専攻博士前期課程修了。昭和 55 年同大学大学院理工学研究科電気工学専攻博士後期課程中退。同年日本大学理工学部電子工学科助手。以来、主として水晶発振器の高安定化、周波数安定度計測等の研究に従事。現在、日本大学短期大学部教授。工学博士。電子情報通信学会, 映像情報メディア学会各会員。

古 川 誠 (学生員) 昭和 49 年 8 月 5 日生。平成 9 年日本大学理工学部電子工学科卒業。現在、同大学大学院理工学研究科電子工学専攻博士前期課程在学中。主として位相雑音測定法及び発振器出力の位相雑音低減法に関する研究に従事。