低電源電圧低消費電力第二世代カレントコンベア

非会員 今 関 勲 (東京工業大学)
正 員 高 木 茂 孝 (東京工業大学)
正 員 藤 井 信 生 (東京工業大学)

Low-Voltage Low-Power Second-Generation Current Conveyors

Isao Imazeki, Non-member, Shigetaka Takagi, Member, Nobuo Fujii, Member (Tokyo Institute of Technology)

This paper proposes second-generation current conveyors (CCII's) for low supply voltage operation. The power consumption of the proposed circuits is much lower than that of a conventional circuit. A method for reducing the effect caused by channel-length modulation is also proposed. Simulation confirms several advantages of the proposed circuits.

キーワード：CCII, 低電源電圧, 低消費電力, チャネル長変調効果

1. ま え が き

第二世代カレントコンベア (Second-Generation Current Conveyor; CCII) ⁽¹⁾ はフローティングインダクタや単位利得周波数可変の MOS 積分器, 電圧設定回路の実現 ⁽²⁾⁻⁽⁴⁾ などにおいて極めて有用なアナログビルディングブロックの一つである。近年, 携帯電子機器の普及や集積回路素子の耐圧低下に伴い, 低電源電圧駆動のアナログ集積回路の実現が望まれており, CCII においても例外ではない。従来の CCII として, 差動増幅回路とカレントミラー回路からなる簡単な構造の回路が提案されている。しかし, この回路は, 差動増幅回路部分において MOSFET が 3 段縦積みとなるという問題点とカレントミラー回路が無信号時においても電力を消費し, また出力電流を制限するという問題点を有している。

本論文では, 従来の CCII を改良することにより, 低電源電圧駆動, 低消費電力の CCII を提案する。提案回路は, 電源間に MOSFET を 2 個だけ縦積みとしており, 低電源電圧での使用に適している。また, 電流出力段として用いられていたカレントミラー回路の代わりに相補動作するカレントミラー回路を用いることにより, 入力に応じて一部の電流出力回路だけを動作させることで消費電力の大幅な低減を実現する。さらに, 回路特性を劣化させる大きな要因である MOSFET のチャネル長変調効果の影響を低減する手法も併せて提案する。最後に計算機シミュレーションにより提案回路の有効性を示す。

2. 従来の第二世代カレントコンベア

第二世代カレントコンベア (CCII) は, X, Y, Z の 3 端子を有するアナログビルディングブロックであり, そのシンボルを図 1 に示す。それぞれの端子の電圧, 電流の関係は

$$\begin{bmatrix} V_X \\ I_Y \\ I_Z \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 0 \\ \pm 1 & 0 & 0 \end{bmatrix} \begin{bmatrix} I_X \\ V_Y \\ V_Z \end{bmatrix} \dots\dots\dots (1)$$

という行列で表される。Y 端子から X 端子への電圧伝達と X 端子から Z 端子への電流伝達を同時に実現するビルディングブロックである。式 (1) より, Z 端子における電流 I_Z は X 端子における電流 I_X に対し, 正あるいは負の極性を持つ。正の極性を持つものは CCII+, 負の極性を持つものは CCII- と呼ばれる。

図 2 に従来の CCII ^{(4) (5)} を示す。但し, M_{p1} と M_{p2} , M_{n1} と M_{n2} , M_{n3} と M_{n4} のアスペクト比は等しく設計する。Y 端子から X 端子への電圧伝達は図 3 に示す負帰還の原理を用いている。図 3 の増幅器の利得を A とすると入出力電圧の関係は

図 1 CCII のシンボル

図 2 従来の CCII+

図 3 負帰還回路

$$V_{out} = \frac{A}{1 + A} V_{in} \dots\dots\dots (2)$$

となる。したがって、増幅器の利得 A が十分大きければ

$$V_{out} \simeq V_{in} \dots\dots\dots (3)$$

となり、入出力端子の電位が等しくなる。図 2 においては差動増幅回路と M_{n3} のソース接地増幅回路により二段増幅回路を構成し、これが図 3 の増幅器に相当している。この二段増幅回路の出力端子を反転入力端子に接続することで負帰還を行っている。また、この帰還回路のために X 端子のインピーダンスを小さくできる⁽⁶⁾。一方、 X 端子から Z 端子への電流伝達は電流源 I_B と M_{n3} , M_{n4} からなるカレントミラー回路により

$$I_Z = I_X \dots\dots\dots (4)$$

を実現している。したがって、図 2 に示す回路は CCII+ として動作する。従来回路の問題点として電源間に最大 3 個の MOSFET が縦積みになっているために低電源電圧下での動作が困難であることが挙げられる。さらに電流伝達において X 端子から正電流が入力される場合には、電流源 I_B がなくてもカレントミラー回路だけで出力電流 I_Z を得ることができるので、 I_X が正の場合、無駄な電力を消費することになる。

3. 従来回路の改善

〈3・1〉 低電源電圧化 図 2 の電流源 I_A は差動増幅回路に流れる電流を入力電圧によらず一定にするという役割を担っている。飽和領域で動作する MOSFET の伝達コンダクタンス及びドレイン抵抗は、定電流が流れる限り一定であるため、帰還回路部のループ利得 A を一定にできる。

図 4 電流出力段

しかし式 (2) より、ループ利得 A が十分大きければその値が変動しても電圧伝達にはほとんど影響を与えないことがわかる。したがって、電流源 I_A を削除し、 M_{p1} 及び M_{p2} のソース端子を正電源 V_{DD} に直接接続しても同等の特性を得ることができる。この構造の問題点として大きな振幅の入力電圧 V_Y が与えられると、大きなドレイン電流が流れ、消費電力の増加につながることが考えられる。しかし、1.5V 程度の電源電圧下では信号振幅は数 100mV であり、電流値はたかだか数倍しか変化しない。また、アプリケーションにもよるが、常に大きな信号が入力されていることは考えにくい。したがって、電流源 I_A の削除は特に問題とはならない。

〈3・2〉 低消費電力化 図 4(a) に示す吸い込み型カレントミラー回路を用いた電流出力段では、正電流 (○方向) が入力される場合はカレントミラー回路が正常に動作できる範囲で電流を出力することが可能である。しかし負電流 (△方向) が入力される場合は入力電流が電流源 I_B の値を越えると、カレントミラー回路を構成する M_{n3} のドレイン電流が零となり、回路は正常に動作しなくなる。つまり、電流源 I_B により負の入力電流範囲が制限される。一方、図 4(b) に示す掃き出し型カレントミラー回路を用いた電流出力段では、正電流 (△方向) が入力される場合は、電流源 I_B により正の入力電流範囲に制限を受けるが、負電流 (○方向) が入力される場合はカレントミラー回路が正常に動作できる範囲の入力が可能である。したがって、吸い込み型、掃き出し型のカレントミラー回路を組み合わせることで、電流源 I_B が不要の電流出力段を構成できる。

図 5 に提案する CCH+ を示す。提案回路は電源間に MOSFET を 2 個だけ縦積みにする構造なので低電源電圧での動作に向いている。電流伝達に関しては、p チャネル MOSFET のしきい電圧の絶対値 $|V_{Tp}|$ と n チャネル MOSFET のしきい電圧 V_{Tn} の和が電源電圧よりも大きい場合、無信号時には電流出力段に電流が流れず、入力電流 I_X の方向により、一方のカレントミラー回路のみが動作することで、従来回路での問題点である無駄な電力の消費を避けることができる。そのうえ、カレントミラー回路に流

図5 CCII+の提案回路

れる電流がX端子からの入力電流だけであるので従来回路よりも大きな入力電流範囲を確保できる。また、電流源を1個も用いないので、8個のMOSFETだけで構成でき、チップ面積の点でも有利である。さらに、全てのMOSFETにおいてサブストレート端子をソース端子に接続できるので基板効果の影響を受けないという特徴もある。

次に伝達特性を求める。ここでトランジスタ M_j の伝達コンダクタンス及びドレイン抵抗をそれぞれ g_{mj} 及び r_{dj} とする。帰還路を切断した場合のX端子から出力へのループ利得 A_1 は

$$A_1 = g_{mn1}g_{mp2}(g_{mp3} + g_{mn3})r_{d1}(r_{d2} // g_{mn2}^{-1})r_{d3} \quad (5)$$

と表すことができる。但し

$$r_{di} = r_{dpi} // r_{dni} \quad (i = 1, 2, 3, 4) \quad (6)$$

である。ここでカレントミラー回路及び差動対を成すそれぞれのMOSFETの伝達コンダクタンスは等しいとすると、電圧利得、電流利得、X端子のインピーダンスはそれぞれ

$$\frac{v_x}{v_y} = \frac{1}{g_{mn1}(r_{d2} // g_{mn2}^{-1})} \frac{A_1}{1 + A_1} \quad (7)$$

$$\frac{i_z}{i_x} = \frac{A_1}{1 + A_1} \quad (8)$$

$$Z_x = \frac{r_{d3}}{1 + A_1} \quad (9)$$

となる。したがって、増幅器のループ利得 A_1 が大きい範囲では電流利得は1倍となり、X端子のインピーダンスの低減もできる。ドレイン抵抗 r_{d2} が伝達コンダクタンスの逆数 g_{mn2}^{-1} よりも十分大きいとすると電圧利得も1倍となるのでCCII+として動作する。

4. 三段増幅型第二世代カレントコンベア

〈4・1〉 直流特性の改善 式(2)や式(8)、式(9)より、増幅器の利得を増加させることがCCIIの直流特性の向上に有効な手法であることがわかる。そこで図6に増幅回路の利得を増加させるために三段増幅構成を用いたCCII+を示す。図6の提案回路は電流源 I_{p5} 及び M_{n5} からなるソース接地増幅回路が付加された三段増幅回路に負帰還を施した構造となっている。

図6 三段増幅型CCII+

図7 差動入力段

帰還路を切断した場合のX端子から出力へのループ利得 A_2 は

$$A_2 = g_{mp2}(g_{mp3} + g_{mn3})g_{mn5}r_{d2}r_{d3}r_{d5} \quad (10)$$

となる。ここでカレントミラー回路及び差動対を成すそれぞれのMOSFETの伝達コンダクタンスは等しいとすると、CCII+の電圧利得、電流利得、X端子のインピーダンスはそれぞれ

$$\frac{v_x}{v_y} = g_{mn2}(r_{d1} // g_{mn1}^{-1}) \frac{A_2}{1 + A_2} \quad (11)$$

$$\frac{i_z}{i_x} = \frac{A_2}{1 + A_2} \quad (12)$$

$$Z_x = \frac{r_{d3}}{1 + A_2} \quad (13)$$

となる。ここで $g_{mj}r_{dj} \gg 1$ として式(5)と式(10)を比較すると利得 A_2 は A_1 と比較して大きいので、電流利得及びX端子のインピーダンスが改善されることがわかる。しかし、式(11)で与えられる電圧利得には式(7)と同様にドレイン抵抗に関する項があるため利得の増加がさほど特性の改善につながらない。したがって、電圧特性を改善するためには増幅回路の利得を増加させるだけでなく、ドレイン抵抗を十分大きくすることが必要となる。ドレイン抵抗を増加させる手法としてMOSFETをカスコード接続することが知られている。しかし、カスコード接続は電源間に多くのMOSFETを縦積みにする必要があるため、低電源電圧下での動作に不向きである。そこで二段積みで電圧特性を改善する手法について述べる。

〈4・2〉 チャネル長変調効果の影響の低減 図7にCCIIの電圧入力段を示す。電圧伝達に誤差を生じる原因は電流

図 8 チャンネル長変調効果の影響を低減した CCII+

I_1 と I_2 並びに電位 V_1 と V_2 が異なることである。そこで I_1 と I_2 並びに V_1 と V_2 を等しくする手法を述べる。

ドレイン電流は二乗則でほぼ決定されると考えられるが、実際にはチャンネル長変調効果の影響でドレイン・ソース間電圧 V_{DS} により若干変化する。この影響を考慮した場合、飽和領域で動作する MOSFET のドレイン電流 I_D は

$$I_D = K(V_{GS} - V_T)^2(1 + \lambda V_{DS}) \dots\dots\dots (14)$$

と与えられる。但し、 λ はチャンネル長変調効果係数である。図 7 の M_{n1} と M_{n2} においてゲート・ソース間電圧は等しい。したがって、ドレイン端子の電位を

$$V_1 = V_2 \dots\dots\dots (15)$$

と等しくすれば、 M_{n1} と M_{n2} においてチャンネル長変調効果の影響が同等となり

$$I_1 = I_2 \dots\dots\dots (16)$$

となる。その結果 M_{p1} 、 M_{p2} においてドレイン電流とドレイン・ソース間電圧が等しくなるので、式 (14) より

$$V_X = V_Y \dots\dots\dots (17)$$

となる。そこでドレイン電位 V_1 と V_2 を等しくできる三段増幅型 CCII を図 8 に示す。MOSFET のアスペクト比を M_{p1} 、 M_{p2} 、 M_{p5} で等しく、 M_{n1} 、 M_{n2} 、 M_{n5} で等しくする。 M_{p1} と M_{p5} のゲート・ソース間電圧は等しいので、二乗則を仮定すると等しいドレイン電流が流れ、 M_{n1} と M_{n5} のドレイン電流も等しくなる。たとえ式 (14) を仮定したとしても M_{n1} と M_{n5} 、それぞれのゲート・ソース間電圧はほぼ等しくなり、 M_{n1} と M_{n2} のドレイン・ソース間電圧がほぼ等しく保たれる。したがって、 M_{p1} と M_{p2} のドレイン電流もほぼ等しくなるので、Y 端子から X 端子への電圧伝達が改善される。

図 8 に示す CCII+ の電流利得、X 端子のインピーダンスはそれぞれ式 (12)、式 (13) と同じであるが、電圧利得は

$$\begin{aligned} \frac{v_x}{v_y} &= \left\{ g_{mn2}(r_{d1} // g_{mn1}^{-1}) + \frac{1}{g_{mn5}r_{d2}} \right\} \frac{A_2}{1 + A_2} \\ &= \frac{1 + g_{mn1}r_{d1}(1 + g_{mn1}r_{d1})}{g_{mn1}r_{d1}(1 + g_{mn1}r_{d1})} \frac{A_2}{1 + A_2} \dots\dots (18) \end{aligned}$$

となる。但し

$$g_{mn1} = g_{mn2} = g_{mn5} \dots\dots\dots (19)$$

$$r_{d1} = r_{d2} \dots\dots\dots (20)$$

と仮定している。式 (18) ではドレイン抵抗 r_{d1} が $(1 + g_{mn1}r_{d1})$ 倍されたのと等価であり、式 (11) と比較して電圧伝達特性が改善されていることがわかる。

図 6 及び図 8 に示す CCII+ は三段増幅回路に負帰還を施した構造になっているので位相補償をする必要がある。そこで、 M_{n3} のゲート・ドレイン間に容量と抵抗を直列接続した回路を付加することで位相補償を行っている。

5. シミュレーション

電源電圧を 1.5V、入力電流範囲を $\pm 100\mu A$ として CCII+ のシミュレーションを行う。電流源は I_A を $4\mu A$ 、 I_B を $100\mu A$ 、 I_{p5} を $2\mu A$ とする。また、各 MOSFET のチャンネル幅 W 、チャンネル長 L を表 1 に示す。ここで、従来回路の M_{n3} 、 M_{n4} のチャンネル幅は提案回路と比較して大きく設計している。この理由は、従来回路では電流出力段のバイアス電流が大きいために M_{n3} 、 M_{n4} のゲート電位が高くなり、 M_{p1} が飽和領域からはずれて回路が正常に動作しなくなるのを防ぐためである。また、位相補償用回路として図 6 及び図 8 では容量 1pF と抵抗 64k Ω を用いている。但し、抵抗は非飽和領域で動作する MOSFET で代用している。シミュレーションに用いた p チャンネル MOSFET のしきい電圧 V_{Tp} 、n チャンネル MOSFET のしきい電圧 V_{Tn} はそれぞれ -0.78V、0.75V である。

入力電圧 V_Y を 0.4V、入力電流 I_X を 0A とすると式 (1) に対応する以下の伝達行列が得られる。

従来回路 (図 2)

$$\begin{bmatrix} v_x \\ i_y \\ i_z \end{bmatrix} = \begin{bmatrix} 118 & 1.02 & 0 \\ 0 & 0 & 0 \\ 0.998 & -21.2\mu & 20.8\mu \end{bmatrix} \begin{bmatrix} i_x \\ v_y \\ v_z \end{bmatrix} \dots\dots (21)$$

提案回路 1 (図 5)

$$\begin{bmatrix} v_x \\ i_y \\ i_z \end{bmatrix} = \begin{bmatrix} 1.66k & 1.06 & 0 \\ 0 & 0 & 0 \\ 0.998 & -1.36\mu & 1.27\mu \end{bmatrix} \begin{bmatrix} i_x \\ v_y \\ v_z \end{bmatrix} \dots\dots (22)$$

提案回路 2 (図 6)

$$\begin{bmatrix} v_x \\ i_y \\ i_z \end{bmatrix} = \begin{bmatrix} 98.5 & 0.941 & 0 \\ 0 & 0 & 0 \\ 1.00 & -1.20\mu & 1.27\mu \end{bmatrix} \begin{bmatrix} i_x \\ v_y \\ v_z \end{bmatrix} \dots\dots (23)$$

表 1 MOSFET

	W/L	
	従来回路	提案回路
M_{p1}, M_{p2}, M_{p5}	2 μm /2 μm	2 μm /2 μm
M_{n1}, M_{n2}, M_{n5}	8 μm /2 μm	8 μm /2 μm
M_{p3}, M_{p4}	—	28 μm /2 μm
M_{n3}, M_{n4}	60 μm /2 μm	12 μm /2 μm

図 9 電圧伝達特性

図 11 消費電力特性

図 10 電流伝達特性

図 12 電圧利得の周波数特性

提案回路 3 (図 8)

$$\begin{bmatrix} v_x \\ i_y \\ i_z \end{bmatrix} = \begin{bmatrix} 98.9 & 1.004 & 0 \\ 0 & 0 & 0 \\ 1.00 & -1.28\mu & 1.27\mu \end{bmatrix} \begin{bmatrix} i_x \\ v_y \\ v_z \end{bmatrix} \cdot (24)$$

式 (24) と式 (21)～(23) とを比較すると、提案回路 3 では良好な電圧利得が得られている。これよりチャネル長変調効果の影響の低減が電圧利得の改善に有効であることが確認できる。電流利得と X 端子のインピーダンスに関しては、ループ利得が高い方が良好な結果となることが確認できる。また、従来回路のインピーダンスが低くなっているのは、電流出力段のバイアス電流が大きいためである。

Y 端子に入力電圧 V_Y を加えた場合の直流電圧特性を図 9 に示す。従来回路よりも提案回路は広い入力電圧範囲を実現している。これは、提案回路では電流出力段を流れるバ

イアス電流が小さいので M_{n3} 及び M_{n4} のゲート電位、つまり M_{p1} または M_{p2} のドレイン電位が小さくなり、入力電圧が小さい場合でも差動増幅回路の p チャネル MOSFET が飽和領域で動作できるためである。また、入力電圧が約 0.8V を越えたところから動作しない理由は、差動入力段の p チャネル MOSFET のゲート・ソース間電圧がしきい電圧を下回り、ドレイン電流が減少して M_{n1} , M_{n2} からなるカレントミラー回路が正常に動作しなくなるためである。

X 端子に入力電流 I_X を加えた場合の直流電流特性を図 10 に示す。提案回路 1 では大きな正電流が入力されると M_{n3} と M_{n4} が非飽和領域に入り、カレントミラー回路として正常に動作しなくなるために、出力電流が小さくなっている。これは MOSFET のアスペクト比を大きくすることで解決できる。また、提案回路 3 では提案回路 1 と同じアスペクト比の MOSFET を用いているが、出力電流の減少が低減

図13 電流利得の周波数特性

されている。この理由は、式(22)、式(24)に示されるように提案回路3ではX端子のインピーダンスの低減が実現され、入力電流が大きい場合においても M_{n3} と M_{n4} のドレイン・ソース間電圧はほぼ等しく保たれるためである。

図11に入力電流 I_X に対する消費電力を示す。提案回路では入力電流が負の場合に電源 V_{DD} から入力電流値に応じた電流が供給され、正の場合は供給が不要となるため、消費電力の低減が実現されている。

図12に示す電圧利得の周波数特性においては、提案回路では位相補償を行っているため、従来回路にはやや劣るが良好な結果となっている。また、図13に示す電流利得の周波数特性においては、従来回路では38MHz付近までは理想通りに動作するのにもかかわらず、提案回路1では2.6MHz、提案回路3では500kHz付近から利得が増加し始めるため動作範囲が1/10以下となっている。この原因は提案回路では位相補償容量により、提案回路1では主となる極 $|p_1|$ 及び零点 $|z_1|$ はそれぞれ26MHz及び13MHz、提案回路3では主となる極及び零点はそれぞれ3.5MHz及び2.4MHzとなり、極よりも小さい周波数の零点ができ、その零点の影響を受けるためである。

6. 結 論

本論文では、電源間にMOSFETを2個だけ縦積みとすることで、低電源電圧下での動作を可能としたCCII+を提案した。入力電流の方向に応じて一部の回路だけが動作する電流出力段を用いることで、無信号時のバイアス電流を零に近づけ、大幅な消費電力の低減を実現した。また、MOSFETのチャネル長変調効果の影響を低減することで電圧伝達の改善を実現した。提案回路の計算機シミュレーションにおいて良好な結果を得た。

今後の課題としては、周波数特性の改善やCCIIの特徴を生かした応用、フィルタの設計などが挙げられる。

謝 辞

本研究の一部は文部省科学研究費補助金(基盤研究(B)(2))研究課題番号11450145の援助のもとで行われたものである。

(平成12年3月7日受付, 同12年7月4日再受付)

文 献

- (1) A. Sedra and K. C. Smith: "A Second-Generation Current Conveyor and its Applications," IEEE Trans. Circuit Theory, vol. CT-17, pp.132-134, Feb. 1970.
- (2) B. Wilson: "Floating FDN employing a new CCII- conveyor implementation," Electron. Lett., vol.21, no.21, pp.996-997, Aug. 1985.
- (3) S.-I. Liu, H.-W. Tsao, J. Wu and T.-K. Lin: "MOSFET capacitor filters using unity gain CMOS current conveyors," Electron. Lett., vol.26, no.18, pp.1430-1431, Aug. 1990.
- (4) E. Ibaragi, A. Hyogo and K. Sekine: "A Novel CMOS OTA free from Mobility Reduction," Proc.APCCAS'98, pp.241-244, Nov. 1998.
- (5) R.-M. Weng, C.-L. Lin and M.-H. Lee: "A Class of Two-Current-Conveyor-Based Oscillators Employing Minimum Grounded Passive Elements," Proc.APCCAS'98, pp.267-269, Nov. 1998.
- (6) O. Oliaei and J. Porte: "Compound current conveyor (CCII+ and CCII-)," Electron. Lett., vol.33, no.4, pp.253-254, Feb. 1997.

今 関 勲 (非会員) 1975年生。1998年東京工業大学工学部電気電子工学科卒業。同大学院修士課程修了。現在松下電器産業に勤務。在学中MOSアナログ集積回路に関する研究に従事。

高 木 茂 孝 (正員) 昭56東工大・電気電子卒。昭61同大学院博士課程了。工博。同年同大・助手。現在、東工大・集積システム専攻・助教授。平10年度大阪大客員助教授。電子情報通信学会昭63年度篠原記念学術奨励賞、平7年度論文賞受賞。アナログ集積回路の研究に従事。著書「MOSアナログ電子回路」(昭見堂),「ディジタル集積回路入門」(共著, 昭見堂)。電子情報通信学会, IEEE各会員。

藤 井 信 生 (正員) 昭41慶大・工・電気卒。昭43東工大・大学院修士, 昭46同博士課程了。工博。同年東工大・工・助手。昭50同助教授, 昭和63同教授。昭54-55カリフォルニア大学サンタバーバラ校客員研究員。電子情報通信学会米澤記念学術奨励賞, 論文賞受賞。電子回路, 回路網理論, 能動フィルタなどの研究に従事。著書「アナログ電子回路」(昭見堂),「なっとくする電子回路」(講談社)など。

電子情報通信学会, IEEE各会員。