Ferroelectric Electron Emitter having a Vacuum Gap

Iwao Ohwada Member (NGK Insulators, Ltd., ohwada@ngk.co.jp)

Tomohiko Sugiyama Non-member (NGK Insulators, Ltd.)

Tsutomu Nanataki Non-member (NGK Insulators, Ltd.)

Keywords : ferroelectric, electron emission, polarization, vacuum gap, electron charge

We developed the ferroelectric electron emitter which has a unique micro-structure in electron-emitting portion. The electron emitter has the sandwich structure which consists of a lower electrode, a ferroelectric layer and an upper electrode. Fig.1 shows the section view of electron emitting portion. All over the upper electrode, numerous electron emitting micro-holes are distributed in high density. An upper electrode does not entirely adhere to the surface of a ferroelectric layer. There is a vacuum gap between them. The vacuum gap is original feature of a ferroelectric electron emitter which we have developed. We have formed above-described unique micro-structure which has the micro-holes and the vacuum gap only by thick film forming technique. The micro-holes and the vacuum gap are formed automatically in sintering process.

Electron emission process consists of three steps as follows. The first step is electron charge, the second step is charge retention and the third step is electron emission. Fig.2 shows the hysteresis characteristics in one cycle of electron emission process.

Fig. 1. Section view of a electron-emitting portion

Fig. 2. Hysteresis characteristics in one cycle of electron emission process

The electron emission process has asymmetric property of hysteresis. Based on the asymmetric property and the results of the experiments for each step, we consider the following mechanism of the electron emission process.

At the first step, remnant polarization of the same level as the completely adhered electrode structure is obtained in spite of a vacuum gap. Based on this result, we consider as follows. At the first step, the polarization reversal develops from the point which the upper electrode adheres tightly to the surface of the ferroelectric layer which separates from the upper electrode while the applied voltage increases. In synchronism with the development of the polarization reversal, electrons migrate from the upper electrode to the surface of the ferroelectric layer to neutralize the positive poles of dipoles emerging on the surface of the ferroelectric layer.

The remnant polarization at the second step has the linear relationship with the electron emission amount. Based on this result, we consider that the electron charge is retained by Coulomb attraction of the remnant polarization and electrons are emitted from the electron charge at a certain percentage.

We confirmed the relationship between the electron emission amount and the applied voltage to a vacuum gap at the third stage as shown on Fig.3.

Based on this result, we consider as follows. At the third step, the charged electrons on the surface of the ferroelectric layer are inhibited to migrate to the upper electrode because the negative poles of reversed dipoles emerge at the point which the upper electrode adheres tightly to the surface of the ferroelectric layer before the electrons are released by the polarization reversal on the surface of the ferroelectric layer which separates from the upper electrode. Under this condition, the electrons are expelled by the electric field applied to a vacuum gap above the surface of the ferroelectric layer in process of the polarization reversal. We consider that the micro-structure which has the vacuum gap between an upper electrode and the surface of a ferroelectric layer advances the electron emission process (third step).

Fig. 3. The corrected electron emission amount as a function of the applied voltage to a vacuum gap

真空ギャップを有する強誘電体セラミックス電子放出素子

正 員 大和田 巖* 非会員 杉山 智彦**
非会員 七瀬 努**

Ferroelectric Electron Emitter having a Vacuum Gap

Iwao Ohwada*, Member, Tomohiko Sugiyama**, Non-member, Tsutomu Nanataki**, Non-member

A novel electron emitter utilizing the characteristics of ferroelectric ceramic materials has been developed. The electron-emitting portion of the electron emitter has a unique micro-structure which has the vacuum gap between an upper electrode and the surface of a ferroelectric layer. We confirmed electron emission by three-step process which consists of electron charge (the first step), charge retention (the second step) and electron emission (the third step). The ferroelectric hysteresis in the process indicates unique characteristics as follows. At the first step, remnant polarization of the same level as the completely adhered electrode structure is obtained in spite of a vacuum gap because the electron charge develops from the upper electrode to the surface of the ferroelectric layer under the vacuum gap in synchronism with the polarization reversal of the ferroelectric layer. In other hand, at the third step, the electric field in the vacuum gap advances electron emission while the development of the polarization reversal inhibits the return of the electron charge along the surface of the ferroelectric layer.

キーワード：強誘電体，電子放出，分極，真空ギャップ，帯電

Keywords：ferroelectric, electron emission, polarization, vacuum gap, electron charge

1. はじめに

強誘電体セラミックスの分極反転を利用した電子放出素子は、この 20 年間で多くの研究者によって研究がなされてきた^{(1)~(6)}。強誘電体セラミックス電子放出素子の基本構造は、強誘電体を上部電極と下部電極で挟んだサンドイッチ構造である。上部電極は例えば櫛歯状のパターンで形成され、ストライプ電極の間に強誘電体表面を露出させて、電子放出を行うものである。一方、我々が開発した電子放出素子は、微細孔を有する上部電極を強誘電体表面と密着させずに配置し、その間に真空ギャップを有する構造を特徴とする。2004 年・2005 年には、この様な特徴を有する電子放出素子を用いて、対角 4.3 インチのフィールドエMISSIONディスプレイを試作し、128 階調の動画像表示を行った⁽⁷⁾⁽⁸⁾。しかしながら、電子放出メカニズムに対する真空ギャップの機能は明確ではなかった。本論文では、本電子放出素子の電子放出メカニズムを、その過程別に分解し、各過程に対して原理実験を実施して検証するとともに、真空

ギャップの機能を検証した結果について報告する。

2. 電子放出素子の構造

我々が開発した電子放出素子の構造を Fig. 1 に示す。電子放出素子は、下部電極・強誘電体層・上部電極からなるサンドイッチ構造である。上部電極には一面に微細孔が形成されており、直径 $0.01\mu\text{m}\sim 10\mu\text{m}$ の微細孔が、 1mm^2 あたり数 100 万個～数 1000 万個形成されている (Fig. 1(c) 参照)。強誘電体層の表面は、これらの微細孔から露出している。

上部電極は、強誘電体層に密着しておらず、上部電極下面と強誘電体層表面の間に真空ギャップが形成されており、その距離は最大値で概ね $1\mu\text{m}$ である (Fig. 2 参照)。

真空ギャップは我々が開発した電子放出素子特有の構造であり、上述の微細孔や真空ギャップが、複雑な薄膜プロセスを必要とせず、厚膜形成技術のみで形成されることが大きな特徴である。上部電極ペーストをスクリーン印刷した後の焼成過程にて、これらの微細孔や真空ギャップが自動的に形成されるような電極ペースト・焼成プロセスを開発したのである。

3. 電子放出実験及びその結果

〈3・1〉 実験用素子 Fig. 3 に実験用素子の上面図を示す。ジルコニアセラミックス基板上に、下部電極・強誘

* 日本ガイシ (株) 商品開発センター
〒467-8530 名古屋市瑞穂区須田町 2-56
NGK Insulators, Ltd. New Products Development Center
2-56, Suda-cho, Mizuho, Nagoya 467-8530

** 日本ガイシ (株) 基盤技術研究所
〒467-8530 名古屋市瑞穂区須田町 2-56
NGK Insulators, Ltd. Materials Research Laboratory
2-56, Suda-cho, Mizuho, Nagoya 467-8530

(a) Illustration of cross-section surface

(b) SEM image of cross-section surface

Black color :electron emitting micro-holes
Gray color :upper electrode

(c) Top view of an upper electrode

Fig. 1. Structure of a ferroelectric electron emitter.

Fig. 2. Section view of a vacuum gap.

電体層・上部電極毎にスクリーン印刷と焼成を繰り返して素子を形成した。上部電極のサイズは、 $0.83\text{mm} \times 0.50\text{mm}$ である。上部電極は、白金に貴金属を微量添加した材料にて形成される。

Fig. 4 は、実験用素子に用いた強誘電体材料のヒステリシ

Fig. 3. Top view of a test sample.

P: Polarization[$\mu\text{C}/\text{cm}^2$]

V: Applied voltage to the ferroelectric layer $20\mu\text{m}$ thick

Fig. 4. Hysteresis characteristics of ferroelectric material used for a test sample.

V: Applied voltage to a test sample,

A₁: Emission current, A₂: Drive current

Fig. 5. Experimental setup of electron emission.

ス特性を示す。このヒステリシス特性は、微細孔や真空ギャップの無い、強誘電体層に密着した上部電極を有する厚さ $20\mu\text{m}$ の強誘電体にて測定した結果である。強誘電体材料は、 $\text{Pb}(\text{Mg}_{1/3}\text{N}_{2/3})\text{O}_3\text{-PbTiO}_3\text{-PbZrO}_3$ からなる三成分系で、キュリー温度が 150°C 、厚さ $20\mu\text{m}$ における抗電圧が 20V である。

〈3・2〉 実験内容 Fig. 5 に電子放出実験装置の概要を示す。圧力 10^{-4}Pa の真空チャンバ内に、実験用素子とコレクタ電極を Fig. 5 の様に配置する。コレクタ電極は、透明電極用 ITO 膜が形成されたガラス基板の電極膜形成面に蛍

Fig. 6. Applied voltage to a test sample (Fig.5:V) and emission current as a function of time (Fig.5:A₁).

Fig. 7. Hysteresis characteristics in one cycle of electron emission process.

光体 ZnS:Cu,Al を塗布したものである。コレクタ電極は実験用素子の 5mm 上方に配置され、実験用素子が放出した電子により、蛍光体をカソードルミネッセンスで発光させる様になっている。実験用素子の上部電極は接地されており、実験用素子の駆動電圧は下部電極から印加した。また、実験用素子の放出した電子を加速する為の直流高電圧をコレクタ電極に印加した。図中の記号はそれぞれ、V が実験用素子への印加電圧、A₁ がコレクタ電極に流入する実験用素子からの放出電流、A₂ が実験素子の駆動電流を示す。

〈3・3〉 実験結果 Fig. 6 に印加電圧波形と、放出電流波形を示す。ここで、印加電圧波形は、下部電極の電位を基準とした上部電極の電位で表しており、直列抵抗 200kΩ を介して下部電極に 60Hz の矩形波を印加したものである。1 周期の印加電圧波形は前半部分と後半部分に分けられ、下部電極に対して、前半で 70V のパルス電圧、後半で -300V のパルス電圧を印加した。放出電流波形から電子放出は -300V を印加した際の立ち上りにて観察され、1 周期分を積算することで電子放出量が求まる。

印加電圧波形を横軸にとり、駆動電流の積算値から得られる分極量を縦軸にとった、実験用素子のヒステリシス特性を Fig. 7 に示す。尚、電子放出量との比較のため、以降は分極量を電荷密度ではなく電荷量で示している。この Fig. 7 に示される様に、印加電圧波形の後半部分では、前半部分と比べて分極に要する電圧が大きくなっている。言い換えると、下部電極を基準にして、上部電極が正極性となる分極を行う際に要する電圧が大きい非対称のヒステリシス特性を有している。

(a)

(b)

(c)

(d)

Fig. 8. Hysteresis characteristics as a function of applied voltage in posterior half.

性を有している。

〈3・4〉 駆動電圧に対する電子放出量 Fig. 8(a)に、印加電圧の前半部分（上部電極が負極性となる分極を行う）の電圧値に対する電子放出量の関係を示す。また、Fig. 8(b)に、印加電圧の後半部分（上部電極が正極性となる分極を行う）の電圧値に対する電子放出量の関係を示す。これらの図から、電子放出が行われる後半部分の電圧値はもとより、前半部分の電圧値に対しても電子放出量との相関が見られる。また、Fig. 8(c)及び Fig. 8(d)に、印加電圧の前半部

Fig. 9. Electron emission process of ferroelectric electron emitter.

分もしくは後半部分の電圧値をパラメータとしたヒステリシス特性を示す。印加電圧による分極量の変化を分かりやすくするため、ヒステリシス特性の縦軸は印加電圧 0V における位置で揃えた。この図から、両極性の分極量と電子放出量の相関が見られる。

4. 電子放出に対する仮説

Fig. 7 及び Fig. 8 の実験結果を踏まえて、我々は、電子放出過程について仮説を設定した (Fig. 9 参照)。電子放出は、強誘電体の分極が 1 回転 (180° の分極反転が 2 回) するサイクルで行われ、この 1 サイクルは、帯電過程 (第 1 段階)、帯電保持過程 (第 2 段階)、放出過程 (第 3 段階) の 3 段階に分解される。次章から、各過程別に電子放出機構を検証する原理実験結果と、真空ギャップの機能に関する考察を述べる。

5. 帯電過程 (第 1 段階)

第 1 段階では、下部電極の電位を基準として上部電極に負極性電圧を印加することにより、双極子の正極側が強誘電体表面近傍に現れる様に分極反転を行う。この第 1 段階では、強誘電体表面の帯電メカニズムを解明する為に、以下の実験を行った。

〈5・1〉 ヒステリシス特性 Fig. 10 は、真空ギャップを有する実験用素子と、真空ギャップの無い上部電極を有する、実験用素子と同サイズ・同材料の強誘電体素子について、ヒステリシス特性を比較して示したものである。Fig. 10 において、印加電圧が負極性の領域が第 1 段階に相当す

Fig. 10. Hysteresis characteristics of a ferroelectric electron emitter having a vacuum gap and a ferroelectric element not having a vacuum gap.

Fig. 11. Equivalent circuit model of a ferroelectric electron emitter having a vacuum gap.

る。この領域におけるヒステリシス特性が上部電極の構造に関わらず、ほぼ一致していることから、真空ギャップの有無によらず同程度の印加電圧で同程度の分極が進行することが示されている。従って、真空ギャップを有する電極構造においても、上部電極が密着していない強誘電体表面は分極されていると考えられる。

ここで、Fig. 11 に示す様な等価回路にて、上下電極間の印加電圧に対する真空ギャップへの分圧を考察する。Fig. 11 において、真空ギャップ部分をキャパシタ C1 (比誘電率 1, 厚さ $0.1 \mu\text{m}$)、強誘電体層をキャパシタ C2 (比誘電率 5000, 厚さ $20 \mu\text{m}$) とすると、単位面積あたりで静電容量を比較した場合、C2 は C1 の 25 倍となるので、真空ギャップへの分圧が大きく現れる計算となる。しかし、Fig. 10 の V_g^- で示したように真空ギャップへの分圧はほとんど 0 であり、上部電極が密着していない強誘電体表面では、分極の進行に伴って双極子の正極側を電気的に中和する帯電 (電子の付着) も進行し、上部電極とほぼ同電位となっていると考えられる。

〈5・2〉 大気中における第 1 段階のふるまい ここで 1 周期の印加電圧を、①第 1 段階のパルス電圧、②第 2 段階の 0V 直流電圧、③第 3 段階のパルス電圧、の 3 段階に分割して、①と②からなる波形と、②と③からなる波形を、個別に素子に印加する (Fig. 12 参照) ことで以下の実験を行った。このように印加電圧を分割することに対する予備検討として、②の段階にあたる 0V 直流電圧の印加時間が 1 時

Fig. 12. Separation of an applied voltage to three elements.

Fig. 13. Hysteresis characteristics of a ferroelectric electron emitter applied pulse voltage at the first step in the air and the one applied same voltage in vacuum.

間の場合と、②の段階が皆無の場合（①のパルス電圧の直後から③のパルス電圧を印加）で、電子放出量を比較した。その結果、同量の電子放出量が確認されたことから、上記のような印加波形の分割によって、電子放出に支障を来すことなく電子放出特性の調査が可能であることを確認した。

〈5・2・1〉 実験内容 ①と②からなる電圧波形を大気中で印加した後、②の 0V 直流電圧印加時に周囲環境を 10^{-4}Pa まで減圧し、真空中にて②と③からなる電圧波形を印加して電子放出量を測定した。

〈5・2・2〉 実験結果 上記実験内容の①から③までに対応するヒステリシス特性は、 10^{-4}Pa の真空中にて①から③までを実施した場合と、ほぼ一致する (Fig. 13 参照)。また、電子放出量も、 10^{-4}Pa の真空中にて①から③までを実施した場合の 80% が得られた。

〈5・2・3〉 考察 上記実験結果を踏まえて、強誘電体表面の帯電メカニズムを考察した。帯電メカニズムの可能性として、以下の 3 つの仮説を設定した (Fig. 14 参照)。

第 1 の仮説は、上部電極と強誘電体が鋭角に接触した電界集中箇所からのフィールドエミッションである。この場合、帯電電子の供給源は上部電極と考えている。第 2 の仮

Possibility 1) Field Emission?

Possibility 2) Charge of the suspended electrons in vacuum atmosphere?

Possibility 3) Charge of migrating electrons on the surface of the ferroelectric layer?

Fig. 14. Three possibilities for the mechanism of the electron charge.

説は、真空中雰囲気を浮遊する電子の付着である。第 3 の仮説は、強誘電体の表面に沿った電子の移動である。この場合の電子の供給源も上部電極と考えている。〈5・1〉節で述べた様に、上下電極間の印加電圧に対する真空ギャップへの分圧はほとんど 0 であったことから、第 1 の仮説にあるフィールドエミッションを発現する電界集中が存在するとは考えにくい。更に、〈5・2・2〉節の実験結果から大気中でも真空中と同様に帯電が起こると考えられるが、大気圧の平均自由行程では Fig. 2 のような $1\mu\text{m}$ 程度の距離を電子が浮遊するとは考えにくい。更に、 10^{-6}Pa の高真空環境においても〈5・2・2〉節で示した結果と同様のヒステリシス特性が得られている。従って、第 1 の仮説であるフィールドエミッションと、第 2 の仮説である真空中雰囲気を浮遊する電子の付着は、周囲環境に大きく左右されると考えられる為、これらの仮説を採択できない結果である。

これらの結果を踏まえると、第 3 の仮説である強誘電体表面の電子の移動が、第 1 段階における強誘電体表面の帯電メカニズムとして最も妥当であると考えられる。従って、この第 1 段階においては、真空ギャップを有する上部電極構造が強誘電体表面の帯電に寄与しているとは言えない。

6. 帯電保持過程（第 2 段階）

第 1 段階の後、第 2 段階では 0V 直流電圧に対して強誘電体の残留分極が現れる。〈5・2〉節の予備検討で示した様に、強誘電体表面の帯電保持能力は高く、残留分極の双極子が

強誘電体表面の帯電電子に対してクーロン引力を及ぼしていると考えられる。この章では、第 2 段階における残留分極量と電子放出量との関係を示す。

〈6・1〉 実験内容 ここでも、〈5・2〉節同様、1 周期の印加電圧を①・②・③の 3 段階に分割した。周囲の圧力条件は、 10^{-4}Pa で固定した。まず①と②からなる電圧波形を周囲温度 25°C の環境下で印加した後、第 2 段階に相当する②の 0V 直流電圧印加状態にて、素子を恒温槽に入れて種々の温度まで加熱した。その後、周囲温度を 25°C に戻し、②と③からなる電圧波形を印加した。ここで、素子を構成する強誘電体層のキュリー温度は 150°C である。

〈6・2〉 実験結果 Fig. 15 に、第 2 段階における周囲温度に対するヒステリシス特性の変化の様子を示す。ここで、印加電圧 0V における分極量の分極反転による変化分を残留分極量とする。残留分極量の変化を分かりやすくするため、ヒステリシス特性の縦軸は印加電圧 0V のプラス側で揃えた。残留分極量は周囲温度が高くなるに従って減少した。残留分極量と電子放出量の関係を調べると、Fig. 16 のように線形な相関関係を有することが確認された。この結果から、強誘電体表面の帯電量は、残留分極量に相当する量が存在し、その帯電量に対して、一定の駆動条件で決定される一定の割合にて電子放出量が得られていると考えられる。従って、この第 2 段階における帯電保持量は、強誘電体層の残留分極量で決定され、真空ギャップを有する上部電極構造が寄与しているとは言えない。

Fig. 15. The hysteresis characteristics as a function of the ambient temperature at the second step.

Fig. 16. The electron emission amount as a function of the remnant polarization.

7. 放出過程（第 3 段階）

Fig. 10 において、印加電圧が正極性の領域が第 3 段階に相当する。このヒステリシス特性より、第 3 段階は、第 1 段階と比較して分極反転に必要な印加電圧が大きい。また、この領域では、同一分極量を得るのに必要な印加電圧が、真空ギャップの無い素子と比べて、真空ギャップを有する実験用素子の方が大きいことが分かる。ここで再度、Fig. 11 に示す様な等価回路にて、上下電極間の印加電圧に対する真空ギャップへの分圧を考察する。同一分極量に対する強誘電体層への印加電圧は、真空ギャップの有無によらないと考えられる。従って、真空ギャップを有する実験用素子の印加電圧と、真空ギャップの無い素子の印加電圧との電圧差 (Fig. 10 における V_g^+) が、キャパシタ C1 で表される真空ギャップへの分圧であると考えられる。我々は、以下の実験にて、真空ギャップへの分圧（以下、真空ギャップ電圧）と電子放出量との関係を検証した。

〈7・1〉 実験内容(1) 上部電極材料の微調整と、上部電極の焼成プロセス制御により、異なる真空ギャップを有する 17 個の実験用素子を作成した。ここで、これら 17 個の実験用素子は、いずれも〈3・1〉節で示した材料の強誘電体を用いている。これらを 10^{-4}Pa 、 25°C の周囲環境で固定して駆動し、真空ギャップ電圧と電子放出量を測定した。

〈7・2〉 実験結果(1) 上記の周囲環境下で、Fig. 6 で示した周波数 60Hz の駆動波形を印加して、1 周期の駆動波形あたりの電子放出量を測定した。電子放出量を決定するパラメータとしては、ここで対象とする真空ギャップ電圧以外に、上部電極に形成された微細孔（電子放出孔として機能する）の開口率 A_h 及び、〈6・2〉節で示した残留分極量 P_r が挙げられ、いずれも線形な相関関係であることが確かめられた。電子放出量と真空ギャップ電圧との関係を明確にする為に、電子放出量の実測値 Q_{me} をもとに(1)式にて補正電子放出量 Q_{ce} を算出した。

$$Q_{ce} = Q_{me} / (A_h \times P_r) \quad \text{.....(1)}$$

真空ギャップの異なる 17 個の実験用素子について、上部電極の SEM 観察像を画像処理することにより、微細孔の開口率を算出するとともに、素子の駆動により、電子放出量とヒステリシス特性（これにより残留分極量と真空ギャップ電圧が得られる）を測定した。この結果をもとに、真空ギャップ電圧に対する補正電子放出量の関係を Fig. 17 に示す。ここでプロットした真空ギャップ電圧は、分極量が 0 のときの値である。これより、電子放出量は真空ギャップ電圧と強い相関関係があることが分かる。この段階で放出過程のメカニズムを特定することは出来ないが、強誘電体表面が分極反転する際に、双極子が及ぼしていたクーロン引力から開放された帯電電子が、強誘電体表面に沿って移動せずに真空中へ放出する様に、真空ギャップに印加された電界が機能している、と我々は考えている。本節の実験結果から、この第 3 段階における電子放出量に対して、真空ギャップを有する上部電極構造が寄与していると言え

Fig. 17. The corrected electron emission amount as a function of the partial voltage applied to a vacuum gap.

る。

〈7・3〉 実験内容(2) 上記考察を別の観点から検証するべく、放出電子のエネルギー分布を測定した。上記考察の如く真空ギャップの印加電界が機能すれば、Fig. 5で示した様な、コレクタ電極に印加する加速電圧（以下、コレクタ電圧）が 0 でも電子放出量が得られるはずである。そこで、Fig. 5 に示した実験装置にて、コレクタ電圧を−500[V]から 3000[V]まで変化させて、コレクタ電極に到達する電子放出量を測定した。ここで、コレクタ電圧が負の場合は、電子放出を妨げる外部電界を印加するということであり、この場合にコレクタ電極に到達する電子は、放出エネルギーを有する電子ということになる。

〈7・4〉 実験結果(2) Fig. 18 に放出エネルギー測定に用いた実験用素子の駆動電圧に対するヒステリシス特性を示す。

Fig. 18 の駆動条件を固定させて、コレクタ電圧を−500[V]から 3000[V]まで変化させ、そのコレクタ電圧にて測定された電子放出量を Fig. 19(a)に示す。また、Fig. 19(b)には、コレクタ電圧範囲別に電子放出量を示した。コレクタ電圧 3000[V]での電子放出量 1.64[nC]の 52%に相当する 0.86[nC]が、0V のコレクタ電圧に対してもコレクタ電極に到達した。更に、コレクタ電極に電子の到達を確認したコレクタ電圧値の最小値（負の値で最大の絶対値）は−150[V]であり、Fig. 18 をもとに想定され得る真空ギャップ電圧と適合する。この結果から、強誘電体層表面に現れた双極子からのクーロン力から開放された帯電電子が、真空ギャップ電圧で加速されていると考えることが出来る。

Fig. 18. The hysteresis characteristics of the test sample to measure the electron energy.

(a) The electron emission amount as a function of the collector voltage

(b) The electron emission amount classified by the ranges of the collector voltage (Vc)

Fig. 19. The electron emission amount as a function of the collector voltage.

8. 結び

我々は、上部電極と強誘電体表面の間に真空ギャップを有する構造の強誘電体セラミックス電子放出素子を開発した。1 サイクルの電子放出過程は、印加電圧の極性に対して非対称なヒステリシス特性を示し、我々はこれを、帯電過程（第 1 段階）、帯電保持過程（第 2 段階）、放出過程（第 3 段階）の 3 段階に分解し、電子放出機構の検証を行った。

検証実験から得られた結果は以下の通りである。①第 1 段階では、強誘電体層の分極反転の進行と同時に、強誘電

Fig. 20. The hypothesis about the mechanism.

体の表面の帯電が進行する。②第 2 段階における残留分極量が電子放出量に寄与するパラメータである。③第 3 段階における真空ギャップ電圧が電子放出量に寄与するパラメータである。

上記の結果をもとに考えられる第 1 段階及び第 3 段階のメカニズムを Fig. 20(a), Fig. 20(b)に示す。

第 1 段階では、印加電圧の増加に従って、強誘電体表面の分極反転は、上部電極が密着した箇所から、上部電極が離隔した箇所へと進行する。これと同時に、強誘電体表面に現れた双極子の正極を中和するべく、上部電極から強誘電体表面に沿った電子の移動が行われ、強誘電体表面の帯電が進行すると考えられる。つまり、強誘電体の表面に沿った分極反転の進行方向と電子の移動の方向が一致していると言える。一方、第 3 段階では、上部電極が密着した強誘電体表面の分極反転が完了して、双極子の負極が強誘電体の表面に現れた後に、上部電極が離隔した箇所の分極反転が行われる。従って、上部電極が離隔した箇所で双極子からのクーロン引力から開放された帯電電子は、強誘電体表面に沿った移動を妨げられる。ここで、真空ギャップに印加された電界が帯電電子を真空空間へ放出する様に機能すると考えられる。つまり、この場合、強誘電体の表面に沿った分極反転の進行方向と、電子の移動の方向が一致していないと言える。以上から、真空ギャップを有する強誘電体セラミックス電子放出素子の電子放出サイクルにおけるヒステリシス特性の非対称性は、強誘電体表面に沿った分極反転の進行方向と、強誘電体表面に沿った電子の移動

方向から説明され、これらの方向が一致しない過程で真空空間へ電子を導く様な電界を生成する機能を真空ギャップが有していると考えられる。

(平成 18 年 12 月 14 日受付, 平成 19 年 9 月 5 日再受付)

文 献

- (1) H. Gundel, H. Riege, E. J. N. Wilson, J. Handerek, and K. Zioutas : "Copious electron emission from PLZT ceramics with a high zirconium concentration", *Ferroelectrics*, Vol.100, p.1 (1989)
- (2) V. F. Puchkarev and G. A. Mesyats : "On the mechanism of emission from the ferroelectric ceramic cathode", *J. Appl. Phys.*, Vol.78, p.5633 (1995)
- (3) D. Shur, G. Rosenman, and Ya. E. Krasik : "Surface discharge", *Ferroelectrics*, Vol.100, p.1 (1989)
- (4) M. Miyake, K. Suzuki, K. Yasuoka, and S. Ishi : "Electron Emission from Ferroelectric Cathodes Excited by Pulse Voltage", *T. IEE Japan*, Vol.119-A, No.5, p.622 (1999-5) (in Japanese)
三宅賢稔・鈴木賢司・安岡康一・石井彰三 : 「パルス電界印加による強誘電体陰極からの電子放出機構」, *電学論 A*, **119**, 5, p.622 (1999-5)
- (5) G. Rosenman and D. Shur : "Electron emission from ferroelectrics", *J. Appl. Phys.*, Vol.88, p.6109 (2000)
- (6) K. Omura and S. Morita : "Electron emission from Polyvinylidene fluoride Ferroelectric Substance by Polarization Inversion", *Jpn. J. Appl. Phys.*, Vol.43, p.689 (2004)
- (7) Y. Takeuchi, T. Nanataki, and I. Ohwada : "Novel Display Panel Utilizing Field Effect - Ferroelectric Electron Emitters", *IDW'04*, p.1193 (2004)
- (8) Y. Takeuchi, T. Nanataki, and I. Ohwada : "Novel Device Structure of Field Effect - Ferroelectric Electron Emitter", *SID Int. Symp. Dig. Tech. Pap.*, p.1724 (2005)

大和田 巖

(正員) 1965 年 12 月 25 日生。1990 年 3 月名古屋大学大学院修士課程修了。同年日本ガイシ(株)入社。現在、同社商品開発センターマネージャー。

杉 山 智 彦

(非会員) 1977 年 9 月 28 日生。2002 年 3 月名古屋大学大学院修士課程修了。同年日本ガイシ(株)入社。現在、同社基盤技術研究所研究員。

七 瀬 努

(非会員) 1961 年 8 月 11 日生。1986 年 3 月静岡大学大学院修士課程修了。同年日本ガイシ(株)入社。現在、同社基盤技術研究所グループマネージャー。