ボイドの等価回路とボイド放電の 経時変化との対応

武蔵工業大学 伊 藤 泰 郎
武蔵工業大学 堺 孝 夫
武蔵工業大学 鳥 山 四 男

1. ま え が き

絶縁材料、特に高電圧機器やケーブルに用いられている高分子絶縁材料の劣化に関する研究が、最近盛んに行なわれるようになってきている。その中でも耐部分放電劣化現象は重要であり、その試験法としても、集中法⁽¹⁾、IEC法⁽²⁾などが取り上げられ、寿命や材料の物理化学的变化を含めた劣化機構などの基礎的な性質が定性的に、また定量的にも良く比較検討がなされるようになってきている。

一方、実用機器絶縁や絶縁材料の部分放電劣化は、これらに含まれるボイドから発生することが大部分であることから、ボイドを含む試料の劣化試験が古くから行なわれたことはあっても、

(1) ボイド中で放電発生場所が移動する⁽⁴⁾

(2) そのため放電が間欠的になり⁽³⁾

(3) ボイド中で安定に放電を発生させることが困難である⁽³⁾

などのボイド放電劣化特有の放電現象を伴うために、絶縁材料の劣化比較試験や、寿命と電氣的諸量の関連性をボイド試料について求めることは困難とされてきた。そのため劣化現象を解析するためには、ボイド放電試験を最も簡便化した模擬試験法として、集中法やIEC法に依存してきたのが実状である。これらの簡

単化された模擬試験法によって、劣化量と電氣的諸量の関係が定量的にも明らかにされてきている。これに伴い実用的見地からもボイド放電特有な、前述(1)～(3)項に示した現象を説明することが、実用に即した絶縁劣化機構を明らかにする手がかりと考えられる。

本研究は、機器絶縁中のボイド放電劣化機構を明らかにする見地から、絶縁物中にボイドを含む試料を、従来から考えられてきたコンデンサのみによる等価回路⁽⁵⁾にボイド特有なボイド内壁面抵抗を考慮した模擬等価回路を提案した。印加電圧が放電発生可能なギャップに分圧される電圧の大きさから、ボイド放電特有の現象を提案した等価回路と対照させて説明することができるようになった。また、従来考えられていなかったボイドに印加される電界と直角方向にも放電が発生する可能性があることを示すことができ、あわせて部分放電の大きさに関する分布の時間推移を、放電劣化に伴うボイド内気体成分変化とボイド内壁面抵抗の変化から説明できるようになった。

2. ボイド含有絶縁物の等価回路

〈2・1〉 従来の等価回路 絶縁物中に存在するボイドギャップに加わる電圧が、そのギャップの放電電圧に達するとボイド中の空気の電離が累積的に起こり、その結果、発生した電子やイオンが絶縁物表面にたい積する。このたい積電荷の逆電界によって、ギャップ電界が放電消滅電界、あるいはそれ以下に低下することによって電離が停止し、1個のパルスの放電が停止すると考えられている⁽³⁾。絶縁物と導体界面の間などで発生する放電の場合にもこの考え方が適用され、現在でもこの機構をもとにした研究が各方面で行

A New Equivalent Circuit to Explain the Time Dependence of the Artificial Void for the Corona Resistance Measurement. By T. ITO, Member, T. SAKAI, Member & Y. TORIYAMA, Honorary member (Department of Electrical Engineering, Musashi Institute of Technology).

伊藤泰郎：正員、武蔵工業大学電気工学科
堺 孝夫：正員、武蔵工業大学電気工学科
鳥山四男：名誉員、武蔵工業大学電気工学科

C_a : 放電ギャップに直列な容量
 C_b : 健全絶縁層の静電容量
 C_g : 放電ギャップの静電容量
 g : 放電ギャップ

第1図 従来のボイドの等価回路

Fig. 1. A typical simplified equivalent circuit for a void in insulating materials.

なわれてきている⁽⁶⁾。

定常的に放電が繰り返し発生している状態では、従来からボイドを含む絶縁物試料の等価回路として第1図の回路が提案されている⁽³⁾。この回路は集中法にも応用され、ギャップの放電によってギャップ電圧 V_g が ΔV だけ低下すると測定される見かけの放電量 $Q \approx \Delta V \cdot C_b$ の大きさと、放電エネルギー $W \approx Q \cdot V_g / 2$ (V_g : ギャップの放電電圧) の大きさが絶縁材料の耐放電性試験法における劣化量と良い対応を示すため、等価回路として第1図の回路による取り扱いが多く行なわれてきている⁽⁷⁾。

一方、容量のみによって構成された第1図のような等価回路は、放電がボイド中で繰り返し発生しても、放電にさらされた誘電体の表面抵抗、体積抵抗を無限大とみなせるような理想的誘電体の場合である。しかし、ここで取上げる高分子絶縁物中にボイドを含む試料では、放電によってその劣化面の表面抵抗が減少することが実験的にも知られており⁽⁸⁾、またボイド放電特有の放電の不安定性がもたらされることも報告されている⁽³⁾。それゆえ、放電下に置かれた高分子絶縁物中のボイドを等価的に示すために、ボイド壁面抵抗を導入することが提案された⁽⁹⁾。その結果、等価回路中の壁面抵抗を通して放電電荷が再配分され、放電発生数や放電エネルギーが変化することが定性的に示された。また同様に壁面抵抗を考慮した簡単な等価回路から、試料に加えられる電源周波数やボイド壁面抵抗の変化によって、加速試験の周波数限界や放電点の転移を示唆することも行なわれるようになってきている。

現在までにいくつかの等価回路が提案されているが、これらでは、(a) ボイド中の放電点が移動する、(b) 放電の大きさが時間的に変化する、などの実験事実を結びつけるには至らず、次に示す等価回路を提案する。

〈2・2〉 ボイド含有試料の等価回路表示 ボイドを含む絶縁物試料を等価回路で示す場合には、ボイド

第2図 試料形状

Fig. 2. Configuration of test specimen.

各部の容量や抵抗値を計算または実測によって各素子に置換するので、ボイドの形状や大きさなどはあまり問題とはしない。ここでは回路による解析を実験的に検討するため、

(1) 模擬試験をする場合に同一条件のボイドを作成しやすいこと

(2) 等価回路表示に用いる素子の値を簡単に計算によって求められる

(3) ボイド内の放電点の移動を確認できることなどの理由のため、第2図に示した平板状絶縁物中に存在する、比較的大きな円柱状ボイドを仮定した。

このようなボイドを等価回路表示するためには、理想誘電体として提案されている第1図の回路構成に、ボイド放電によって表わされる顕著な電気的特性として、ボイド内上下の表面抵抗およびボイド端壁面抵抗を導入し、更にこの部分の放電電荷蓄積容量を含めた回路を構成した。本来、ボイド試料を等価回路で模擬するためには分布定数回路によって示したほうが現実に近いが、取り扱いを容易にするために集中定数で考えると第3図のように示すことができる。ここで、図中に示した各素子および記号は次の意味をもたせた。

C_1 : 印加電圧に対しボイド部分と直列に入る上部の誘電体の静電容量。

C_1' : 前の C_1 と同様下部の静電容量で、ボイドが上下対称形であれば C_1 に等しい。

C_2 : ボイド部分の静電容量。

C_3 : ボイド上下面に沿って起こる放電の電荷を蓄積する容量。

C_4 : 次の C_5 と直列に入る上部誘電体の容量。

C_4' : C_4 と同様下部の容量で、上下対称ボイドであれば C_4 に同じ。

C_5 : ボイド端周辺で起こる放電の電荷を蓄積している容量。

C_6 : 導体間 (実験系では上下電極間) のボイド部分

第 3 図 新しい等価回路

Fig. 3. A proposed new equivalent circuit for a cavity in insulating materials.

以外の領域の容量。

R_3, R_5 : C_3 および C_5 と並列に入る抵抗で、ボイド上下表面およびボイド端周辺の壁面抵抗（以下、文中では各々の抵抗値を R_3, R_5 の記号で示す）。

V_{g2}, V_{g3}, V_{g5} : 誘電体に電圧が印加されたとき、その電圧が各放電発生可能なギャップ g_2, g_3, g_5 に分圧される電圧（以下、文中では各分圧電圧をこの記号で示す）。

ここで示した等価回路は、従来から考えられてきた等価回路に対して、ボイド端および上下表面に沿う放電の放電電荷の蓄積容量 (C_3, C_5) およびこれに並列に入る表面抵抗 (R_3, R_5) を導入し、ボイドが誘電体内に存在するような回路構成とした点に特徴をもっている。なお、 g_3, g_5 では

(1) g_2 で発生した放電によって、ボイド上下面に不均一に電荷が蓄積され、この蓄積電荷によって面に沿う方向に不均一電界を生ずること、および

(2) 上下面の劣化が不均一で表面抵抗の低下が不均一となるため、印加電界が局部的に高く分圧されることがあれば放電が発生するし、 g_5 では単なる沿面放電も発生する

と考えられる。これらの原因により発生する放電の電荷を蓄積する容量を C_3 および C_5 とした。従って、 C_3, C_5 は各々沿面放電が発生する点の間げきの容量に対応する。

〈2・3〉 放電ギャップ分圧電圧の計算 等価回路

第 4 図 各放電部の分圧電圧特性

Fig. 4. The divided potential differences on three parts of the cavity.

第 1 表

Table 1.

C_1	128.	(pF)
C_2	28.	
C_3	0.00028	
C_4	1.28	
C_5	0.028	
C_6	46.5	

第 3 図の A, B 点の間に交流電圧 V を印加したとき、 g_2, g_3, g_5 に各インピーダンスによって分圧される電圧 V_{g2}, V_{g3}, V_{g5} を求める。ボイド上下面抵抗 (R_3) およびボイド端壁面抵抗 (R_5) に伴う各分圧電圧の計算結果を第 4 図 (a)~(c) に示す。印加電圧の周波数を 50 Hz とし、各分圧電圧を印加電圧との比で規格化して示した。また、ここではボイドが対称形であると $C_1 = C_1', C_4 = C_4'$ である。各素子の値は第 2 図に示した形状および大きさで、絶縁物はポリエチレンとして求め、その値を第 1 表に示した。

等価回路中に示した C_3, C_5 の容量は放電電荷を蓄積している素子として導入したが、 C_3, C_5 の値の選定は次のように行なった。 C_3, C_5 の値は放電電荷を蓄わえるに十分の大きさで、各部に分圧される電圧には依存しない範囲に定める必要がある。金属対誘電体間ギ

ギャップまたは誘電体対誘電体間ギャップにおいて、個々のパルス性放電にあずかる放電面積や位置は放電ギャップ長や印加電圧によって異なる。しかし、本解析で考えている商用周波数の正弦波では、印加電圧の上昇速度 dV/dt が放電形成時間(ns 程度)より遅く、放電ギャップ 1 mm 位の場合には放電面積が 1 mm² 程度であるとされている⁽³⁾。従って、 C_5 はこの面積よりも幾分大きく 3 mm² として計算した。また C_3 は C_5 の値の 1/100 と仮定したが、第 1 表からわかるように C_3, C_5 の大きさは他の容量素子の値に比べて小さな値を示しているため、分圧電圧には大きな変化としては影響していない。このことは C_3, C_5 を各々 $10^{-13} \sim 10^{-16}$ F の範囲で変化しても、また印加電圧の周波数を 5 kHz まで変化しても、分圧電圧特性はほぼ第 4 図と同様で、その誤差は 1~2% に止まる。

第 4 図に示された計算結果は、ボイドで放電が起こらず、更にボイド電圧が上昇して行くとして、放電発生可能なギャップ q_2, q_3, q_5 に分圧される電圧を示している。分圧電圧が放電開始電圧以下では放電が発生せず、放電開始電圧を超えると放電が起こり、更に分圧電圧が上昇するにつれ放電発生繰返し数が増加すると考える。第 4 図に示される各分圧電圧特性から示唆されるのは次の事項である。

(a) ボイド中 (q_2) に分圧される電圧 V_{a2} は、 R_3, R_5 がともに $10^8 \Omega$ 以上では R_3, R_5 の変化に依存しないが、それ以下になると V_{a2} が急激に低下し、ボイド部分には電圧が加わらず、放電が停止する可能性を示す。従って、ボイド中の放電が発生したり、停止して間欠的となる現象は、 R_3, R_5 の抵抗値が $10^8 \Omega$ 以下に低下した領域であろう。

(b) ボイド上下表面 (q_3) に分圧される電圧 V_{a3} が高い領域では、印加電界と直角方向の放電が発生することを意味しており、この点について考慮された解析は今までなされていない。 V_{a3} は R_5 が $10^{10} \Omega$ 以下に減少した場合に増加するが、 R_3 が $10^{10} \Omega$ 以下にまで減少する状態では V_{a3} は低下し、放電発生の可能性が次第に減少する。

(c) ボイド端 (q_5) に分圧される電圧 V_{a5} は、前項(b)に示した特性と逆で、 R_5 の値が $10^9 \sim 10^{10} \Omega$ 以上で V_{a5} が上昇するが、それ以下の R_5 の値では放電発生の可能性がなくなる。

3. ボイド放電劣化実験の結果

ボイド放電劣化試験を行なう場合、ボイドが密閉されているか開放されているかによって劣化進展過程が幾分異なり、特に開放されている場合には外部ふんい

気の影響を受ける⁽¹⁰⁾ので、ここでは完全密閉されたボイドをポリエチレンフィルムのはり合せによって作り、それに電圧を加えて放電状態の観察を行なった。実験結果中、放電劣化に伴いボイド内の酸素の減少、CO₂ や H₂ などの発生が見られ、ボイド内気圧が変化することはボイド放電劣化特有の現象であることを前報⁽¹¹⁾において述べた。なお、ここで行なった実験では交流 50 Hz を使用したが、試料、電極系、方法などについては前報⁽⁴⁾と同様であるので省略する。また、以下には各々代表的な一つの測定結果のみ示したが、ボイドの大きさや印加電圧には依存せず、定性的にはほぼ同様な傾向を示す。

〈3・1〉 放電分布の経時変化 集中法や IEC 法などにおいては電圧印加開始時から放電分布の経時変化が密閉されたボイド放電ほど顕著に示されないのに対して、ボイド放電ではその例を第 5 図に示すように急激な時間推移を示す。すなわち、電圧印加初期に小さな放電量の発生数が比較的多い状態があり、次いでこの発生数が減少し、放電量の大きい状態に推移する。その後再び小さな放電量の発生個数が増加する。このように放電量の大きさについての分布が変化するのが一般的である⁽⁴⁾。

〈3・2〉 放電劣化面の表面抵抗の変化 未劣化ポリエチレンでは表面抵抗が $10^{15} \Omega$ 程度の値を示すが、ボイド放電によって数分間劣化させた後では $10^{11} \Omega$ 程度に低下し、ほぼ 4 けた程度の減少が見られる。これは試料表面が酸化されること、放電生成物が表面にたい積すること、および放電によってボイド中に水分が発生することなどの事実から推定されることであり、田中氏ら⁽⁸⁾も放電停止数分後の試料で 3 けた程度の低下を指摘している。しかし放電劣化された試料も、放電停止後数時間経過すると、未劣化試料の抵抗値にまで回復する⁽¹²⁾ことを考慮すると、放電中における壁面抵抗値は、ここで測定された放電停止後の測定値よりも更に低下していると推定される。

〈3・3〉 放電発生場所の移動 集中法においては棒電極、または針電極から絶縁物に向けて円すい状に定常的に広がる放電が継続するが、ボイド放電では印加電圧を一定に保った状態であっても第 6 図に示すように変化する。すなわち、電圧を印加してから時間経過につれて、(a)ボイド中心部全面、(b)ボイド周辺と中心の一部、および(c)ボイド周辺と中心部が弱く放電する傾向を示し、顕著な経時変化特性をもつ⁽⁴⁾⁽⁹⁾。その後、ボイド周辺の放電を主とする状態が長時間持続することが多く、それゆえ、長時間劣化破壊はその 90% がボイド端で発生する。

第 5 図 放電電荷分布の経時変化

Fig. 5. Time dependency of discharge magnitude distribution.

第 6 図 ボイド放電発光の経時変化

Fig. 6. The time dependence of luminous discharging patterns.

4. 実験結果と分圧電圧との対応

本章では実験結果を用い、放電発光による放電発生場所の変化および放電分布の経時変化を、ボイド内表面抵抗-分圧電圧との関連において述べる。なお、放電分布はボイド内の気体成分が劣化に伴い変化することにも依存することが明らかになっているので⁽¹¹⁾、ここでは放電発生場所との対応について主に述べる。

〈4.1〉未劣化状態（電圧印加直後） 電圧印加直後の放電発光は第 6 図 (a) に見られるように、ボイド全面にわたっており、局部的に集中する放電は見られない。これは R_3, R_5 ともにまだ劣化によって低下するに至らず、両者とも $10^{10} \Omega$ 以上であり、分圧電圧

は $V_{\theta 2}, V_{\theta 5}$ が大きく、印加電圧の大部分は q_2, q_5 に分圧されているとみられる。すなわち、このことはボイド全面にわたって放電が発生することに対応する。第 5 図の放電分布では 10^{-8} C 以下の放電パルス発生数が多く、この大部分はボイド中（等価回路における q_2 で示される部分）で発生する放電パルスを示していると考えられる。 $C_2=28 \text{ pF}$ およびボイドの放電開始電圧が 2.7 kV (rms) 程度であることから、この開始電圧で C_2 で示される領域が充電され、これが同時に放電した場合の放電電荷の大きさは 10^{-7} C となる。この電荷の大きさは放電分布で測定される放電の大きさより 1 けた程度大きい。このことから、ボイド中で発生する放電はボイド全面が同時に放電することではなく、小さな領域が多数放電している状態と考えられる。放電量の大きさから 1 個の放電パルスの放電領域は 3 mm^2 程度となり、〈2.3〉節で C_5 を仮定する場合に用いた放電面積と対応する。

〈4.2〉過渡的劣化の進展（電圧印加数分～10 数分間）

前章未劣化状態を経過し、劣化が進展するにつれ、放電発生場所はボイド周辺に一樣あるいは周辺の一部に集中する。この状態は分圧電圧特性で $V_{\theta 2}$ が低い領域を示し、その範囲は $R_3 < 10^8, R_5 < 10^9 \Omega$ である。一方、ボイド端の放電の発生、すなわち $V_{\theta 5}$ が高い範囲は $R_3 < 10^8 \Omega$ の場合 $R_5 > 10^7 \Omega$ となる。従って中心部で放電せず、周囲で放電する領域では、この両者が両立する $R_3 < 10^8, 10^7 < R_5 < 10^9 \Omega$ の範囲にまで抵抗値が低下していることが推定される。放電発光分布から中心の一部にも幾分放電発生が見られている。このことはボイド上下面の表面抵抗が全面にわたって均一に低下せず、局部的には R_3 が低下していな

い領域が存在するためであろう。過渡的状態における放電分布は、初期状態の放電の大きさの2～3倍の大きさの放電の発生数が増大している。このことはボイド内気体成分の変化にも依存するが、放電発生場所から見るとボイド端で発生する放電に対応している。ボイド端で起こる放電量が大きいことは田中氏らによっても報告されている。

〈4・3〉 定常的劣化過程 次第に劣化が進行し、ボイド端周辺およびボイド全面にわたる放電が発生する状態に至り、ほぼ定常的劣化進行過程に入る。しかし、全面にわたる放電は電圧印加直後より弱い発光強度を示す。この段階では V_{e2} も幾分低下しているが、 V_{e5} にも電圧が分圧され、 V_{e2} 、 V_{e5} の双方が放電する状態であると考えられる。このような分圧特性を示す抵抗値の範囲は、 $10^6 < R_3 < 10^8$ および $10^7 < R_5 < 10^9 \Omega$ であろうと推定される。従って、放電分布はボイド端で大きな放電量の発生を示した前項の分布から、再び放電量の小さな発生ひん度の高い分布に変化する。

一方、等価回路による分圧電圧特性から、 V_{e3} は R_5 の低下によって上昇すると考えられ、その抵抗の範囲が $R_5 < 10^{10} \Omega$ となれば V_{e3} による放電が発生する可能性があると考えられる。前述のボイド中心やボイド端間の放電場所の変化がもたらせる R_5 の範囲は $10^{10} \Omega$ 以下にまで低下していることが推定されている。従って $R_5 < 10^{10} \Omega$ の範囲では、 V_{e2} や V_{e5} による放電に伴って V_{e3} による放電も発生していることが推察される。しかし V_{e3} によって発生する放電は、印加電界方向に発生する放電と区別することが困難であるため、実験的に確認することはできなかった。しかし、ここで示した等価回路によって示される分圧電圧による説明は今後における一つの指標となるであろう。

以上に示された放電発生場所、放電分布と等価回路による分圧電圧との相互関係は、ボイド内面の抵抗値によって示される分圧電圧の変化に対応させれば説明できることが明らかとなった。従来から放電劣化表面の抵抗値の減少は、放電停止後の測定値として多く報告されている。その値は未劣化ポリエチレンで $10^{15} \Omega$ 程度の表面抵抗率から、劣化させることにより $10^{10} \sim 10^{11} \Omega$ に低下する。しかし、上で述べてきた放電場所に変化をもたらす抵抗値は $10^7 \sim 10^9 \Omega$ 、表面抵抗率で

$10^8 \sim 10^{10} \Omega$ を示し、放電中におけるボイド内面表面抵抗は、放電停止後の測定値より2けた程度更に低下していると考えられる。

5. む す び

ボイド放電劣化模擬試験を行なっている場合、放電の不安定性、放電場所の移動、放電の大きさや発生量の変化、劣化面の表面抵抗の低下などが見られる。これらの相互関係は結びつけられていないため、新しい等価回路を提案し、実験結果と対応させた結果、以下のことが明らかになった。

(1) 提案した等価回路は、ボイド中、ボイド端周辺およびボイド上下面に放電ギャップをもち、ボイド内周囲に表面抵抗と、放電電荷蓄積容量を仮定した点に特徴を有する新しい等価回路である。

(2) ボイドを有する試料で発生する放電の発生場所の変化、放電の大きさや発生量の経時変化は、放電によってボイド内表面抵抗が変化し、放電ギャップに分圧される電圧が変化することに対応する。

(3) 従来は説明できなかったが、印加電圧と直角方向に向う放電が発生する可能性を、ボイド内面で分圧される電圧の大きさから説明できるようになった。

(4) 放電劣化によってもたらされるボイド内表面抵抗は、放電停止後に測定される値よりも、放電中では2けた程度低いことが推定される。

終わりに、卒業研究として実験および解析を手伝われた本学卒業生 臼井、大橋、加藤、駒村の各君に感謝いたします。

(昭和49年11月5日受付、同50年5月22日再受付)

文 献

- (1) 電気学会技術報告: No. 45 (昭 35)
- (2) 同上: No. 74 (昭 41)
- (3) 堀井: 電学誌 80, 357 (昭 35-3)
- (4) 伊藤, 他: 同上 90, 2358 (昭 46-12)
- (5) S. Whitehead: Dielectric Breakdown of Solid (1951)
- (6) F. H. Kreuger: Discharge Detection in High Voltage Equipment
- (7) 堺, 他: 電学誌 82, 796 (昭 37-5)
- (8) 田中, 他: 電研技報 No. 69057 (昭 45)
- (9) 田中, 他: 同上 No. 70037 (昭 45)
- (10) 池田, 他: 同上 No. 73085 (昭 49)
- (11) 伊藤, 他: 電気学会論文誌 93-A, 115 (昭 48-3)
- (12) 加子: 電学誌 82, 592 (昭 37-4)
- (13) 宇治, 他: 電気学会論文誌 92-A, 1 (昭 47-1)