高速ゲート電圧制御による多並列 MOSFET の損失均等化

正員 奥田 達也* 非会員 角田 義一**
非会員 浅井 孝公*** 非会員 浦壁 隆浩*

High-Speed Gate Voltage Control Method Equalizing Loss of Many Parallel MOSFETs

Tatsuya Okuda*, Member, Yoshikazu Tsunoda**, Non-member, Takamasa Asai***, Non-member,
Takahiro Urakabe*, Non-member

It has been said that connecting MOSFETs in parallel makes power consumption reduce without concentrating current on one of MOSFETs easily, because the resistance of MOSFET have a positive temperature characteristic. But switching MOSFETs under low voltage and high current condition causes concentration of switching loss owing to unbalance of avalanche characteristics of MOSFETs and the concentration of switching loss leads a MOSFET to thermal destruction. In this paper, a novel gate drive circuit dividing the switching loss equally between MOSFETs connected in parallel is proposed. The surge energy at turn-off time is not consumed by the avalanche characteristic of MOSFETs, but by the channel resistance of the MOSFET, because the new circuit controls the gate voltage. The switching loss in the new circuit hardly increases compared to the conventional one, because its switches operate with a high-speed response.

キーワード：MOSFET，並列接続，ゲート駆動回路，スイッチング損失，アバランシェ，損失均等化

Keywords: MOSFET, Parallel Connection, Gate Drive Circuit, Switching Loss, Avalanche, Loss Equality

1. まえがき

近年需要が増えている低電圧・大電流定格の電力変換装置では、定常損失を低減するため、オン抵抗の低い素子を使用する必要がある。百ボルト以下の領域でよく使用される MOSFET は、オン抵抗が素子耐圧にほぼ比例するため、高効率・低コスト化のためには、できるだけ低耐圧の MOSFET を使用する必要がある。

しかし、低電圧・大電流定格の電力変換装置では寄生インダクタンスに蓄積されるサージエネルギーが大きいため、スイッチング時に発生するサージ電圧が非常に大きくなる。サージ電圧が MOSFET のアバランシェ電圧に達すると、アバランシェ破壊を誘発するため、サージ電圧をアバラン

シェ電圧以内に抑える必要がある。アバランシェ破壊とは、MOSFET 内の寄生バイポーラトランジスタが動作し、局所的な電流集中による局所加熱によって素子が破壊する現象である⁽¹⁾。そのため、低電圧・大電流定格の電力変換装置では、サージ電圧マージンを見込んだ耐圧の MOSFET を使用し、オン抵抗は MOSFET を多並列接続することで低減させる必要がある⁽²⁾⁽³⁾。

最近では、アバランシェ破壊耐量を向上し、サージエネルギーを素子自身のアバランシェ特性によって吸収可能な素子も製品化されている。しかし、通常 MOSFET のアバランシェ電圧の同一ロット内ばらつきは大きく、MOSFET を多並列接続する場合、スイッチング時のサージエネルギーをアバランシェ特性で消費させると、アバランシェ電圧の低い素子にサージエネルギーが集中し、並列素子間で損失ばらつきが発生する。熱設計は損失の最も大きな素子を基準にするため、全ての MOSFET の電流容量を最大限に利用する事が出来なくなる。

本論文では、スイッチング時のサージエネルギーをアバランシェ特性で消費させた時に、アバランシェ電圧ばらつきによる損失集中についてシミュレーションを行い、損失集中による素子の温度上昇を定量的に評価した。また、全ての MOSFET の電流容量を最大限に利用するため、スイッチング損失をほとんど増加させる事なく、サージエネルギーを

* 三菱電機（株）先端技術総合研究所
〒661-8661 尼崎市塚口本町 8-1-1
Advanced Technology R&D Center, Mitsubishi Electric Corp.
8-1-1, Tsukaguchi-Honmachi, Amagasaki 661-8661

** 三菱電機（株）生産技術センター
〒661-8661 尼崎市塚口本町 8-1-1
Advanced Technology, Mitsubishi Electric Corp.
8-1-1, Tsukaguchi-Honmachi, Amagasaki 661-8661

*** 三菱電機エンジニアリング（株）
〒670-0993 姫路市千代田町 888 番地
Mitsubishi Electric Engineering Corp.
833, Chiyodachou, Himeji 670-0993

多並列接続された MOSFET に均等分散できるゲート駆動回路方式を提案した。これは、MOSFET のドレイン-ソース間電圧を検知し、サージエネルギーを MOSFET のチャネル抵抗で消費させる方式である。今回提案したゲート駆動回路方式とアバランシェ方式のスイッチング損失を、実測で評価した結果、本方式による損失均等効果により、損失集中素子のスイッチング損失を 15% 低減することができた。

2. アバランシェ電圧ばらつきによる損失ばらつき

2-1 損失ばらつきの発生要因 MOSFET を多並列接続した場合、主に素子のオン抵抗 ($R_{DS(ON)}$) と素子のチャネル温度 (T_{ch}) によって、定常損失にばらつきが発生する。また、素子のしきい値電圧 (V_{th})、素子の降伏 (アバランシェ) 電圧 (V_{BR})、配線インピーダンス等の影響によって、スイッチング損失にばらつきが発生する。本論文では、素子のアバランシェ電圧ばらつき ΔV_{BR} によるスイッチング損失ばらつきについて検討する。

2-2 同一ロット内ばらつき 定格 75 V/200 A の MOSFET のアバランシェ電圧の測定結果を図 1 に示す。測定サンプル数は 48 個であり、全て同一ロット内の MOSFET である。これより、同一ロット内におけるアバランシェ電圧ばらつきは定格電圧の 10% 近い、最大 6 V となっている。

次に、アバランシェ電圧の差が約 6 V である二つの MOSFET の、アバランシェ領域におけるドレイン-ソース間電圧 V_{DS} とドレイン電流 I_D の特性を図 2 に示す。具体的には 89 V のものと 94.9 V のものを選定している。図より、例えばこれらの MOSFET を並列接続して 300 A のスイッチングをした場合、サージ電圧により V_{DS} は約 98 V でクランプされ、MOSFET1 には MOSFET2 の倍近い電流が流れることになる。また、電流が 130 A 以下となる領域では、ほとんど全ての電流が MOSFET1 に流れる。このように、アバランシェ電圧の異なる MOSFET を並列接続した場合、アバランシェ領域の V_{DS} - I_D 特性差によって電流アンバランスが発生し、アバランシェ電圧の低い素子に損失が集中する。

これまで、MOSFET のターンオフ損失について説明したが、低電圧・大電流定格の電力変換装置では、ターンオン損失はほとんど発生しない。これは、低電圧・大電流定格の電力変換装置では、電源電圧に対する寄生インダクタンス発生電圧の比率が大きく、ターンオン時の MOSFET の V_{DS} にはほとんど電圧が印加されないためである。したがって、本論文ではターンオン損失は無視し、スイッチング損失はターンオフ損失のみとして評価する。

2-3 シミュレーション MOSFET を多並列接続した時の、損失ばらつきについてシミュレーションを行う。図 3 に、MOSFET を 4 並列接続し、誘導負荷を 42 V/600 A でスイッチングさせた時のシミュレーション結果を示す。シミュレーションではワーストケースとして、アバランシェ電圧の低い素子が一つだけ存在する場合を想定し、アバ

図 1 同一ロット内のアバランシェ電圧ばらつき
Fig. 1. Avalanche voltage dispersion in the same lot.

図 2 アバランシェ領域の V_{DS} - I_D 特性
Fig. 2. V_{DS} - I_D characteristics of avalanche domain.

図 3 ターンオフのシミュレーション結果
Fig. 3. Simulation result of turn off.

ランシェ電圧が 95 V の素子を 3 個、89 V の素子を 1 個とした。図より、ドレイン-ソース間電圧 V_{DS} がスイッチングサージによってアバランシェ電圧に到達すると電流アンバランスが発生し、アバランシェ電圧の低い素子に損失が集

図4 アバランシェ電圧ばらつきとターンオフ損失

Fig. 4. Relationship of Avalanche voltage and loss of turn off region.

中する事が分かる。

図4に、アバランシェ電圧ばらつきを変えた時の、各素子のターンオフ損失を示す。アバランシェ電圧ばらつきが大きいほど、アバランシェ電圧の低い素子へのターンオフ損失集中も大きくなる。例えば、アバランシェ電圧ばらつきが6Vあると、アバランシェ電圧が均一である場合と比べて、ターンオフ損失は1.8倍になる。

2・4 連続動作時における素子温度ばらつきの算定
MOSFETを4並列接続し、アバランシェ電圧の低い素子一つが存在する場合に、各素子のジャンクション温度差がどのようになるのかを調べた。MOSFETのアバランシェ電圧やオン抵抗は温度依存性を持っており、今回使用したMOSFETのアバランシェ電圧の温度係数は0.08 [V/K]、オン抵抗の温度係数は0.034 [mΩ/K]であり、共に正の温度係数であった。正の温度係数を持つと損失集中を緩和する方向に働くため、今回使用したMOSFETは、温度ばらつきが比較的発生しにくい素子と言える。

図5に素子温度計算のフローチャートを示す。ある温度条件 $T_j(n)$ において、 $R_{DS(ON)}$ で決まる電流分流量より定常損失を、各素子の V_{BR} よりスイッチング損失を算出する。これらの素子損失による温度上昇 $T_j(n+1)$ を求め、 $T_j(n+1)$ と $T_j(n)$ の差が許容値以下となった時の値を解とした。

図6に計算結果を示す。計算条件として、雰囲気温度でのオン抵抗を6 [mΩ]、オンデューティーを0.5、キャリア周波数を10 [kHz]、熱抵抗を0.3 [K/W]とした。図より、アバランシェ電圧ばらつきが大きいほどアバランシェ電圧の低い素子の温度上昇は大きくなり、アバランシェ電圧ばらつきが6Vあると、アバランシェ電圧が均一である場合と比べて、素子温度が約10°C高くなる。このように、ターンオフ損失を素子のアバランシェ特性で消費させると、ターンオフ損失ばらつきによって、アバランシェ電圧の低い素子のジャンクション温度が高くなってしまふ。したがって、全ての素子温度を均一にし、電流容量を最大限に利用するためには、ターンオフ損失を均等化させる必要がある。

図5 素子温度計算のフローチャート

Fig. 5. A flow chart of calculation for temperature of MOSFET.

図6 アバランシェ電圧ばらつきによる素子温度上昇

Fig. 6. Channel temperature of MOSFET caused by avalanche voltage unbalance.

3. 損失均等分散回路

3・1 動作原理 上記課題を解決する手段として、スイッチング損失をほとんど増加させることなく、スイッチング損失を均等に分散させるための回路方式を検討した。これは、MOSFETのドレイン-ソース間電圧に応じてゲート抵抗を切り換えることで、ターンオフ時のサージエネルギーをアバランシェ損失ではなく、MOSFETのゲートで制御されたチャネル抵抗で消費させる方式であり、スイッチング損失を均等に分散させることが可能である。また、サージエネルギーをチャネル抵抗で消費させる事で、アバランシェ動作時のような素子内の電流集中現象による局所発熱は発生しないため、MOSFETの信頼性も向上する。

提案するスイッチング損失均等分散回路を図7に、動作波形イメージを図8に示す。ゲートオフ抵抗には R_{G1} と

図 7 提案するゲート駆動回路

Fig. 7. Gate drive circuit of proposed gate drives.

図 8 ゲート駆動回路の動作波形イメージ

Fig. 8. Image of waveforms of a proposal gate drive circuit.

R_{G2} の二経路あり, $R_{G1} \gg R_{G2}$ となっている。ゲートオフ信号が入力される区間 II では, $Q1, Q2$ がオン, $Q3$ がオフすることで, MOSFET のゲート電荷を急速放電し, ゲート電圧 V_{GS} を低下させる。区間 III は損失均等分散回路の動作遷移区間 (応答時間) で, サージ電圧によってドレイン-ソース間電圧が設定電圧 V_{SET} を超えてから, サージ電圧検知回路が動作し, $Q2$ をオフする区間である。サージ電圧検出にはツェナーダイオードを用い, その検知電流をトランジスタ $Q4$ で増幅することで, トランジスタ $Q2$ のオン/オフを制御している。区間 IV でトランジスタ $Q2$ がオフすると, ゲート電流の通電経路が R_{G1} のみとなりゲート電流が制限されるため, ドレイン電流の変化率が抑えられ, サージ電圧が抑制される。サージエネルギーが MOSFET のチャネル抵抗で消費され, サージ電圧が設定値以下になると再び $Q2$ がオンし, MOSFET のターンオフ動作が完了する (区間 V)。

3.2 応答時間とターンオフ損失の関係 図 9 に, ターンオフ時のクランプ電圧とターンオフ損失の関係を示す。シミュレーション条件は, 電源電圧 42 V, 負荷電流 600 A, 並列素子数 4 個, 配線の寄生インダクタンスは 60 nH とし

図 9 クランプ電圧とターンオフ損失の関係

Fig. 9. Relation between clamp voltage and turn-off loss.

図 10 応答時間とターンオフ損失の関係

Fig. 10. Relation between response time and turn-off loss.

た。図より, クランプ電圧を低く設定するほどターンオフ損失は増加するため, 損失を最小限に抑えるためには, クランプ電圧はアバランシェ電圧未満のできるだけ高い電圧に設定するのが望ましい。

図 10 に, クランプ電圧を 85 V, 設定電圧 V_{SET} を 55 V とした時に, 損失均等分散回路の応答時間とターンオフ損失の関係を示す。図より, ターンオフ損失は損失均等分散回路の応答時間に依存するため, ターンオフ損失を最小限にするためには, 損失均等分散回路の応答時間をできるだけ高速に動作させる必要がある。ターンオフ損失が応答時間に依存する理由は以下である。応答時間が速い程, 区間 III での dV_{DS}/dt を大きくできるため, ゲート抵抗 R_{G2} を小さな値に設定できる。これにより, ゲート電荷を高速に引き抜くことができ, 区間 II 及び区間 III の時間を短縮化されるので, ターンオフ損失は小さくなる。

しかし, 応答時間を速くするのは回路的に困難だけでなく, R_{G2} を小さくする程ターンオフ時のゲート電流が増加し, 特に応答時間が 50 nsec 以下の領域ではゲート電流は極端に増加する。ゲート電流の増加はトランジスタ $Q1 \sim Q4$ の大型化・高コスト化の要因となる。以上より, ターンオフ損失の最小化とゲート電流の増加抑制のため, 損失均等分散回路の応答時間を数十 nsec で高速動作させる事を目標とした。

4. 実験結果

4・1 実験条件 定格 75 V/200 A の MOSFET を 4 並列接続し、誘導負荷を 42 V/600 A でスイッチングさせた時のターンオフ損失を評価した。また、同一ロット内の MOSFET を使用した時に、ターンオフ損失が最も集中するワーストケースを想定し、表 1 に示す特性の MOSFET を並列接続して評価した。

4・2 通常スイッチング 図 11 に、外付けのゲートオフ抵抗をゼロとし、ターンオフ時のサージエネルギーをアバランシェ損失で消費させた時のターンオフ波形を示す。図中、 V_{DS} は MOSFET のドレイン-ソース間電圧、 V_{GS} はゲート-ソース間電圧、 I_D は MOSFET1~4 のドレイン電流である。ターンオフ時のサージ電圧が大きいため、MOSFET はアバランシェモードで動作しており、 V_{DS} は約 96 V でクランプされている。アバランシェモードでの動作領域では、アバランシェ電圧の低い素子 (MOSFET3) に電流が集中しており、100 A 以下の領域では、ほぼ全ての電流が MOSFET3 に電流が流れている。

図 12 に、サージ電圧がアバランシェ電圧以内となるゲートオフ抵抗を使用し、サージエネルギーを MOSFET のチャネル抵抗で消費させた時 (Slow Switching 時) のターンオフ波形を示す。図 10 のような極端な電流集中は見られないが、しきい値電圧の低い素子 (MOSFET3) に若干電流が集中している。また、ゲート抵抗が大きいため、スイッチング速度が遅く、ターンオフ損失が大幅に増加している。

表 1 実験で使った素子特性

Table 1. Device characteristics used in experiments.

	$V_{BR}(DSS)$	V_{th}
MOSFET 1	94.9 V	3.41 V
MOSFET 2	94.9 V	3.40 V
MOSFET 3	89.0 V	3.33 V
MOSFET 4	95.0 V	3.39 V

図 11 アバランシェモードでのターンオフ波形

Fig. 11. Turn off waveforms consuming surge energy with avalanche characteristics.

図 11, 図 12 共に、素子特性が揃っていない MOSFET にも電流アンバランスが若干見られるが、アバランシェ発生時も MOSFET としての動作時も同様の大小関係 (MOSFET1 > MOSFET2 > MOSFET4) を示していることから、配線インピーダンスの影響と考えられる。

4・3 提案方式でのスイッチング 図 13 に、今回我々が提案するスイッチング損失均等分散回路を使用した時のターンオフ波形を示す。サージ電圧検知用のツェナーダイオードには、降伏電圧が 54 V のものを使用した。図より、ドレイン電圧が 75 V 前後に達するまでは R_{G1} と R_{G2} の 2 経路でゲート電荷を放電するため、ドレイン電圧が急速に立ち上がり、高速なスイッチングが行われている。ドレイン電圧が 70~80 V に達すると Q2 がオフするため dI/dt が抑制され、サージ電圧もアバランシェ電圧 (89 V) 以内に抑えられている。また、電流アンバランスは、しきい値電圧の低い素子 (MOSFET3) に若干電流が多く流れているが、配線インピーダンスによるアンバランスよりも小さいレベルである。

図 14 にターンオフ波形の拡大図を示す。図中、 I_{total} は MOSFET1~4 の全ドレイン電流である。これより、サージ

図 12 低速スイッチング時のターンオフ波形

Fig. 12. Turn off waveforms with slow switching.

図 13 提案方式でのターンオフ波形

Fig. 13. Turn off waveforms with proposed circuit.

図 14 提案方式でのターンオフ波形（拡大波形）

Fig. 14. Enlargement waveforms with proposed circuit.

電圧を検知してから損失均等分散回路が動作し、Q2 がオフするまでの時間は約 60 nsec であり、非常に高速な動作が可能であった。この回路応答時間が速いほど R_{G2} を小さな値に設定できるため、ドレイン電圧が電源電圧まで上昇し、電流の転流が開始するまでの期間での損失が小さくなり、ターンオフ損失を低減することが可能となる。

4.4 損失均等分散回路の動作安定性 損失均等分散回路では、サージ電圧検出にツェナーダイオードを使用している。ツェナーダイオードには浮遊容量が存在するため、MOSFET のドレイン電圧が上昇する時に、変位電流が流れる。この変位電流はサージ電圧検出信号と同極性となるため、トランジスタ Q4 を誤動作させる可能性がある。そのため、損失均等分散回路を安定動作させるには、サージ電圧検出電流と変位電流の S/N 比を高くする必要がある。

変位電流はサージ電圧検出電流の直前に発生することから、損失均等分散回路では、変位電流をトランジスタ Q4 の浮遊容量の予備充電用信号として利用することで、損失均等分散回路の高速化を図っている。具体的には、トランジスタ Q4 のベース-エミッタ間電圧が変位電流通電時は 0.5 ~ 0.6 V、サージ電圧検出信号検知時には 0.7 V 以上となるように、回路パラメータを設定した。

図 15 に、ターンオフ時のトランジスタ Q4 のベース電流、コレクタ電流を示す。トランジスタ Q4 のベース電流は、ツェナーダイオードの変位電流で約 2 mA、サージ電圧検出時で約 6 mA と S/N 比は約 3 倍確保されているため、損失均等分散回路の確実な動作が行われている。また、変位電流によって Q4 を閾値電圧以下の設定電圧に予備充電させているため、サージ電圧検出後のトランジスタ Q4 の高速動作が可能となっている。

4.5 スイッチング損失比較 図 16 に、各方式のターンオフ損失を示す。図には、同一ロット内の MOSFET を使用した時に、素子特性ばらつき（アバランシェ電圧、しきい値電圧）によって、最も損失が大きくなる MOSFET のターンオフ損失と、4 素子分の全ターンオフ損失を示している。この時の特定素子への損失集中は、アバランシェ電

図 15 提案方式でのターンオフ波形（拡大波形）

Fig. 15. Enlargement waveforms with proposed circuit.

図 16 各方式の損失比較

Fig. 16. Comparison of switching loss of all methods.

圧ばらつき時が約 150%であるのに対し、本回路方式では約 110%に低減されており、損失均等化が可能であることを確認できた。

本回路方式での全ターンオフ損失は、クランプ電圧をアバランシェ電圧以下に下げたこと、損失均等分散回路の応答時間（約 60 nsec）を確保したことにより、アバランシェ動作させたときに比べ 10%強増加している。しかし、アバランシェ動作時のような特定素子への損失集中がほとんどないため、損失集中素子のターンオフ損失はアバランシェ動作時の 7.6 (mJ/pulse) に対し、6.46 (mJ/pulse) となり、約 15%低減することが可能となった。なお、Slow Switching 時での全ターンオフ損失はアバランシェ時の 180%となるため、損失集中素子のターンオフ損失は 10.5 (mJ/pulse) と最も大きい値となった。

5. まとめ

低電圧・大電流定格の電力変換装置ではターンオフ損失の比率が高いため、パワー MOSFET を多並列接続する場合、ターンオフ損失の均等化が重要である。ターンオフ時のサージエネルギーをパワー MOSFET のアバランシェ特性で消費させると、アバランシェ電圧の低い素子に損失が集中し、全ての素子能力を最大限に利用する事ができない。

本論文では、アバランシェ電圧ばらつきによる損失集中

のシミュレーションを行い、アバランシェ電圧ばらつきによって素子温度が上昇することを示した。また、MOSFET のドレイン-ソース間電圧を検知し、サージエネルギーを MOSFET のチャネル抵抗で消費させることで、サージエネルギーを多並列接続された MOSFET に均等分散できるゲート駆動回路方式を提案した。

MOSFET の 4 並列条件で実測評価した結果、本方式により、特定の素子への損失集中度を 150% から 110% に低減でき、損失均等化が可能であることを示した。また、本方式は 60 nsec の高速動作が可能であるため、スイッチング時間の増加はほとんどなく、その結果、損失集中素子の損失を約 15% 低減できることを示した。

(平成 16 年 1 月 15 日受付, 平成 16 年 4 月 16 日再受付)

文 献

- (1) T. Uesugi: "Prediction for Avalanche Induced Failure of Power MOSFET", R&D Review of Toyota CRDL, Vol.31, No.1 (1996-3)
- (2) A. Vetter, G. Ferber, and R. Schlorke: "High current module for the automobile industry", Power Conversion Proceedings, pp.299-301 (1999-6)
- (3) A.F.J. Murray, P. Wood, N. Keskar, J. Chen, and A. Guerra: "A 42 V Inverter/Rectifier for ISA using Discrete Semiconductor Components", Future Transportation Technology Conference (2001-8)

奥 田 達 也 (正員) 1973 年 6 月 7 日生。1998 年 3 月東京工業大学大学院理工学研究科電気・電子工学専攻修士課程修了。同年 4 月三菱電機(株)入社、現在に至る。主として、パワーエレクトロニクス装置の研究・開発に従事。

角 田 義 一 (非会員) 1971 年 8 月 9 日生。1990 年 3 月和歌山工業高等学校電子機械科卒業。同年、三菱電機(株)入社。以来、半導体スイッチ、パルスパワー装置、PDP 装置の開発、42 V 電力機器の開発に従事。

浅 井 孝 公 (非会員) 1974 年 8 月 5 日生。2000 年 3 月同志社大学大学院工学研究科(電気工学専攻)卒業。同年三菱電機エンジニアリング(株)入社。主として HEV 用インバータユニットの開発に従事。

浦 壁 隆 浩 (非会員) 1964 年 4 月 16 日生。1988 年 3 月慶応義塾大学計測工学科卒業。同年三菱電機(株)入社。以来、平面形蛍光ランプ、PDP、低温 poly-SiTFT-LCD ドライバ、配列形放電ディスプレイ、HID ランプ点灯装置の開発に従事。