Method for Equalizing Switching Loss of MOSFETs Caused by the Wiring Structure Connected in Parallel

Tatsuya Okuda Member (Mitsubishi Electric Corporation, Okuda.Tatsuya@cb.MitsubishiElectric.co.jp)

Takahiro Urakabe Member (Mitsubishi Electric Corporation)

Takeshi Ohi Member (Mitsubishi Electric Corporation)

Keywords: MOSFET, wiring structure, gate wiring, electromagnetic induction, switching characteristics, parallel connection

The electromagnetic field environment around a power semiconductor device is extremely important. This is because it can potentially affect the switching speed and thereby the switching loss of the device. Electromagnetic induction due to switching of devices causes a change in the gate voltage of the devices. This change in the gate voltage during the switching period causes drastic increase in current at short circuit and concentration of switching loss when many devices are connected in parallel.

In this paper, we describe the influence of the wiring structure of power semiconductor devices on their switching characteristics using three-dimensional electromagnetic field analysis and circuit simulation. We also describe methods to improve the switching problems caused by the wiring structure of the main circuit and control circuit.

Fig. 1 shows an analysis model of sample 1. Sample 1 composes a half bridge circuit with four MOSFETs connected in parallel. These MOSFETs (FET1, 2 and FET3, 4) are symmetric with respect to the x-axis and gate wiring are closed to control source wiring.

Fig. 2 shows the simulation results for gate voltage and drain current waveforms at that instance when all four MOSFETs are turned off. It can be clearly seen that the drain current is concentrated on FET1 and FET2 because the gate voltages of FET1 and FET2 are

much higher than the gate voltages of FET3 and FET4. This concentration of drain current on FET1 and FET2 is due to the electromagnetic induction from the main wiring structure.

Fig. 3 shows the turn off loss ratio of there analysis models. Sample 2 is an analysis model with on optimized main wiring structure and sample 3 is an analysis model with on optimized gate wiring structure. The switching loss of the most affected MOSFET could be reduced from 160% to 110%, if the optimized wiring structure is used.

Fig. 2. Turn off waveforms of High side MOSFETs of sample 1

Fig. 1. Analysis model of sample 1

Fig. 3. Turn off loss ratio of analysis models

配線構造に起因する多並列MOSFETの スイッチング損失均等化

正員 奥田 達也* 正員 浦壁 隆浩*
正員 大井 健史*

Method for Equalizing Switching Loss of MOSFETs Caused by the Wiring Structure Connected in Parallel

Tatsuya Okuda*, Member, Takahiro Urakabe*, Member, Takeshi Ohi*, Member

The electromagnetic field environment around a power semiconductor device is extremely important. This is because it can potentially affect the switching speed and thereby the switching loss of the device. Electromagnetic induction due to switching of devices causes a change in the gate voltage of the devices. This change in the gate voltage during the switching period causes drastic increase in current at short circuit and concentration of switching loss when many devices are connected in parallel.

In this paper, we describe the influence of the wiring structure of power semiconductor devices on their switching characteristics using three-dimensional electromagnetic field analysis and circuit simulation. We also describe methods to improve the switching problems caused by the wiring structure of the main circuit and control circuit.

キーワード：MOSFET，配線構造，ゲート配線，電磁誘導，スイッチング特性，並列接続

Keywords: MOSFET, wiring structure, gate wiring, electromagnetic induction, switching characteristics, parallel connection

1. まえがき

電圧駆動形素子である MOSFET や IGBT は高速スイッチングが可能であり，パワエレ機器の小型化・低損失化に大きく貢献している。しかし，MOSFET や IGBT の高速化・高密度実装化に伴い，配線間の電磁干渉が素子動作に及ぼす影響が無視できなくなっている。

配線間の電磁干渉で特に問題となる現象の一つに，ターンオン時のコレクタ電流上昇時に，ゲート電圧に正の誘導起電圧が重畳して印加され，スイッチング速度が早くなる正帰還動作がある。文献(1)では，アーム短絡時における IGBT の正帰還動作に伴う，異常電流の解析に関する報告がなされている。

大電流定格のパワー半導体モジュールでは，多数の半導体チップ並列接続されるため，各チップの発生損失を均等化する必要がある。文献(2)では，MOSFET のアバランシェ電圧ばらつきによって発生するスイッチング損失ばらつきを均等化する手法として，サージエネルギーを MOSFET のチャネル抵抗で消費させる方式が報告されている。

一方，多並列接続された半導体チップの損失ばらつき要因として，上記チップ特性ばらつき以外に，配線構造に起因するゲート電圧ばらつきが考えられる。文献(3)では，配線構造に起因する並列チップ間の過渡電流アンバランスについて，電磁界解析を用いた報告がされている。

このように，配線構造に起因するスイッチング特性への影響に関する報告はあるものの，並列チップ間の過渡電流アンバランスについて，定量的に具体的な方策を示した報告例はこれまでにない。

本論文では，配線構造に起因するスイッチング損失ばらつきに着目し，三次元電磁界解析と回路解析を用いて，その発生要因を明らかにするとともに，多並列接続された半導体チップのスイッチング損失を均等化するための配線構造について論じる。第2章では，スイッチング特性に影響を及ぼす正帰還動作と負帰還動作の発生要因と，並列チップ間のゲート電圧ばらつきが発生する要因について述べる。第3章では，MOSFET を4並列接続したパワー半導体モジュールにおいて，配線構造に起因する過渡電流ばらつきへの影響と，バランス抵抗によるスイッチング損失ばらつきへの影響の解析を行う。第4章では，主回路配線構造やゲート配線構造の最適化により，配線構造に起因するスイッチング損失ばらつきを均等化するための手法について述べる。

* 三菱電機（株）先端技術総合研究所
〒661-8661 尼崎市塚口本町 8-1-1
Advanced Technology R&D Center, Mitsubishi Electric Corp.
8-1-1, Tsukaguchi-Honmachi, Amagasaki 661-8661

図1 スイッチング前後の電流変化

Fig. 1. Change of current path at MOSFET switching.

2. ゲート電圧変動の発生要因

〈2・1〉 スイッチングに発生する磁束変化 電磁誘導による誘導起電圧 V は、 $V = -d\phi/dt$ で表され、ある回路に鎖交する磁束量 ϕ の時間変化によって発生する。磁束密度は電流値と電流経路によりほぼ一意的に決まるため、スイッチング時に発生する誘導起電圧を考えるには、スイッチング前後の電流変化を把握しておく必要がある。

図1に、フルブリッジ回路のHigh側MOSFET (FET A) がターンオンする前後の電流経路を示す。①はFET Aのターンオン直前の電流経路、②はターンオン後の電流経路を示している。これより、FET Aのターンオン時の電流変化 ΔI は、アーム短絡電流やダイオードの逆回復電流が流れる時（電流経路③）の電流変化経路と同じとなる。ターンオフ時はターンオン時と逆の電流変化となるので、電流経路③に矢印と反対方向の電流を流した時の電流変化（ $-\Delta I$ ）と同じとなる。

〈2・2〉 正帰還動作と負帰還動作 図2に、ハーフブリッジを構成する、一般的なパワー半導体モジュールの簡易模式図を示す。MOSFETのドレイン電極は配線導体 (Cu Pattern) 上に半田接続されており、ソース電極はAlワイヤにより他の配線導体に接続される。MOSFETのゲート駆動回路は、ゲート配線と制御ソース配線 Al ワイヤにより接続される。なお、High側MOSFETのゲート駆動回路と配線は省略している。図2には、ターンオン時の電流変化 ΔI と、それによって発生する磁束変化 ΔB の方向も示している。

ターンオン時の電流変化 ΔI によって、Low側MOSFETのゲート配線と制御用ソース配線には紙面に対して上向きの磁束変化 ΔB が発生し、磁束変化 ΔB によって発生する誘導起電圧 $-d\Phi/dt$ はゲートを充電する方向に誘導電流を流す。このように、ターンオン時に、ゲート電圧に正の誘導起電圧が等価的に印加されること正帰還動作という。正帰還動作は、スイッチング時のゲート電荷の充放電を促進するため、スイッチング速度が速くなり、短絡時の異常な過電流によるSCSOA (Short Circuit Safety Operation Area)

図2 正帰還動作と負帰還動作

Fig. 2. Positive feedback and negative feedback of gate voltage.

の悪化、ターンオン時の dI/dt 増加によるダイオードリカバリ破壊耐量の低下、ターンオフ時の dI/dt 増加によるサージ電圧増加といった不具合要因となる。

逆に、ターンオン時に、ゲート電圧に負の誘導起電圧が等価的に印加されること負帰還動作という。負帰還動作は、スイッチング時のゲート電荷の充放電を妨げる方向に作用するため、スイッチング動作は安定する。例えば、図2の点線部で示した位置に制御用ソース配線を変更すると、ゲート配線に流れる誘導電流が反転するため、負帰還動作となる。しかし、過剰な負帰還動作はスイッチング損失の増大を招くので、適切な配線設計が必要である。

〈2・3〉 並列チップ間のゲート電圧変動 MOSFETを多並列接続する場合、主に素子のオン抵抗、素子温度、および主回路インピーダンスのアンバランスにより定常損失ばらつきが発生する。また、MOSFETのしきい値電圧やアバランシェ電圧、電磁誘導によるゲート電圧ばらつきによりスイッチング損失ばらつきが発生する。スイッチング損失ばらつきが発生すると、チップ温度にばらつきが発生するため、高発熱チップの熱的破壊が懸念される。

パワー半導体モジュールにおいては、ゲート配線と主回路配線との電磁誘導をなくすることは不可能である。スイッチング損失を均等化するためには、単に負帰還か正帰還かが問題ではなく、電磁誘導の結果、各チップに発生するゲート電圧を均一化できる配線構造が必要である。

各MOSFETのゲート電圧ばらつきが発生する要因について説明する。図3に、High側素子とLow側素子のMOSFETを2並列接続して構成した、一般的なパワー半導体モジュールの簡易模式図と、ターンオフ時の電流変化によって発生する磁束変化方向を示す。各MOSFETの制御ゲート配線にはゲートバランス抵抗 (R_{g1} , R_{g2}) を、制御用ソース配線にはソースバランス抵抗 (R_{s1} , R_{s2}) を接続し

図3 並列接続時のゲート電圧変動

Fig. 3. Gate voltage unbalance of parallel MOSFETs.

ている。

MOSFETを並列接続する場合、MOSFETのゲート・ソース間容量 C_{gs} を介して、ゲート配線と主回路ソース配線で構成されるゲート配線ループ（ループ1）が必ず構成される。ゲート配線ループ内の磁束変化 ΔB が発生すると、その誘導起電圧 $-d\Phi/dt$ によってMOSFET間のゲート電圧ばらつきが発生し、スイッチング損失ばらつきが発生する。

図3の構成では、FET1とFET2のターンオフ時に、ゲート配線ループ（ループ1）に、紙面に対して下向きの磁束変化が発生するため、MOSFET1のゲート放電電流は増加させる方向に、MOSFET2のゲート放電電流は減少させる方向に誘導電流が流れる。その結果、MOSFET2よりもMOSFET1のスイッチング速度が速くなり、スイッチング損失ばらつきが発生する。

3. 配線構造によるスイッチング損失ばらつき

具体的なパワー半導体モジュールの構造例を用いて、配線構造によるスイッチング損失ばらつきへの影響を、シミュレーションにより評価する。シミュレーションでは、三次元電磁界解析によりモジュール内部の配線間の電磁結合を定量化した回路モデルを構築し、回路解析ベースで誘導負荷をスイッチングした時の、ゲート電圧変動やスイッチング損失ばらつきの評価を行う。

〈3・1〉 解析モデル 図4にハーフブリッジ構成のパワー半導体モジュールの3D解析モデル（解析サンプル1）を、図5に解析サンプル1の上面図を、図6に解析サンプル1の等価回路図を示す。High側MOSFETとしてのFET1～FET4、Low側MOSFETとしてのFET5～FET8はそれぞれ4並列接続している。各MOSFETのドレイン電極は、Cuベース板上に固定されたDBC（Direct Bond Copper）基板の配線パターンに半田で接合され、FET1～FET4のソース電極はACバスバーに、FET5～FET8のソース電極はNバスバーに接続される。ゲート配線と制御用ソース配線は、

図4 3D解析サンプル1

Fig. 4. 3D-Analysis model of sample 1.

図5 解析サンプル1の上面図

Fig. 5. Analysis model of sample 1.

図6 解析サンプル1の等価回路

Fig. 6. Circuit of of sample 1.

隣り合う2個のMOSFETを一对とし、ACバスバーとNバスバーに対して対称となるように上方に引き出し、ゲートバランス抵抗 R_{gb} とソースバランス抵抗 R_{gs} を介してそれぞれ接続される。

このように、解析サンプル1では並列接続されたMOSFET間の配線インピーダンスを均一にするため、並列接続されるMOSFETを、ACバスバーとNバスバーに対して対称となるように配置している。

〈3・2〉 ターンオフ波形 低電圧・大電流定格のパワー

図7 サンプル1のHigh側MOSFETのターンオフ波形

Fig. 7. Turn off waveforms of High side MOSFETs of sample 1.

半導体モジュールでは、電源電圧に対して、スイッチング時に配線インダクタンスに印加される電圧比率が大きくなる。ターンオン時にMOSFETのドレイン-ソース間に印加される電圧は非常に低く、ゼロ電圧スイッチングに近い波形となるのに対し、ターンオフ時に印加されるサージ電圧は大きくなる。その結果、低電圧・大電流定格のパワー半導体モジュールでは、ターンオフ損失に比べてターンオン損失はほぼ無視できるため、本論文ではターンオフ波形について評価する。

図7に、High側MOSFETのターンオフ波形を示す。図中、ターンオフ時の各MOSFETのドレイン電流波形とゲート電圧波形を示している。シミュレーション条件は、電源電圧42V、負荷電流600A、ゲートバランス抵抗とソースバランス抵抗は共に1Ωとし、各MOSFETの特性は全て同じモデルを使用した。ターンオフ時のドレイン電流変化が開始するとともにゲート電圧ばらつきが発生し、FET1とFET2に過渡的に電流が集中している。

解析モデル1のように、並列接続されたMOSFETをACバスバーとNバスバーに対して対称となるように配置しても、過大な過渡電流ばらつきが発生する。

〈3・3〉ゲート電圧ばらつきの発生要因 解析サンプル1では、FET1とFET2のゲート配線ループ(Loop1)、FET3とFET4のゲート配線ループ(Loop2)、FET1、2とFET3、4のゲート配線ループ(Loop3)が存在する。Loop1への鎖交磁束はFET1とFET2の電流ばらつきを、Loop2への鎖交磁束はFET3とFET4の電流ばらつきを、Loop3への鎖交磁束はFET1、2とFET3、4の電流ばらつきを誘発する要因となる。

High側MOSFETのターンオフ時、Nバスバーを-x軸方向に流れる電流成分In1により発生する磁束と、ACバスバーをx軸方向に流れる電流成分Iac1とP側配線をx軸方向に流れる電流成分Ip1によって発生する磁束により、z軸方向の磁束はほぼ打ち消されるため、xy平面上に構成されているLoop1とLoop2への鎖交磁束はほとんどない。

図8 ゲートバランス抵抗とターンオフ損失の関係

Fig. 8. Relationship between Gate Balance Resistance and Eoff.

また、Loop3はyz平面上に構成されているため、x軸方向の電流成分Iac1とIn1、Ip1による磁束は鎖交しない。

次に、Nバスバーを-z軸方向に流れる電流成分In2とPバスバーをz軸方向に流れる電流成分Ip2によって発生する磁束について検討する。In2とIp2は互いに逆向きの電流成分だが、Loop3が構成される場所はy軸方向の鎖交磁束はほぼ打ち消されるものの、x軸方向の鎖交磁束は打ち消されず、Loop3には-x軸方向の磁束が鎖交する。Loop3への-x軸方向の鎖交磁束は、FET1とFET2のゲート電荷を充電し、FET3とFET4のゲート電荷を放電する方向に誘導起電圧を発生させる。その結果、FET1とFET2のターンオフ速度は遅く、FET3とFET4のターンオフ速度は速くなり、FET1とFET2に過渡的な電流集中が発生すると考えられる。

〈3・4〉バランス抵抗によるターンオフ損失ばらつき改善効果 各MOSFETのゲート間に接続しているゲートバランス抵抗によるターンオフ損失ばらつきの改善効果について検証する。図8に、ゲートバランス抵抗とターンオフ損失の関係を示す。ゲートバランス抵抗を大きくすると、ゲート配線を流れる誘導電流が減少するため、各MOSFETのターンオフ損失ばらつきを低減することができる。しかし、ゲートバランス抵抗を大きくするとスイッチング速度が低下するため、平均ターンオフ損失が増加し、電流集中するFET1とFET2のターンオフ損失はほとんど下がらない。逆に、平均損失が増加することで、効率低下・冷却装置の大型化等の問題が発生する。

次に、各MOSFETの制御ソース間に接続するソースバランス抵抗による過渡電流ばらつき改善効果について検証する。図9に、ソースバランス抵抗とターンオフ損失、制御用ソース配線を流れる誘導電流の関係を示す。ソースバランス抵抗を小さくすると、制御用ソース配線を流れる誘導電流が増加し、この電流がゲート配線に流れる誘導電流を低減する方向に流れるため、ターンオフ損失ばらつきを抑制する方向に作用するが、改善効果はほとんどなかった。また、ソースバランス抵抗を小さくすると、制御用ソース

図 9 ソースバランス抵抗とターンオフ損失の関係
Fig. 9. Relationship between Source Balance Resistance and Control Source Current and Eoff.

図 10 解析サンプル 2
Fig. 10. Analysis model of sample 2.

配線に 50 A 以上もの電流が流れてしまうため、制御用ソース配線の過大温度上昇や断線といった問題が発生する。

以上より、バランス抵抗によるターンオフ損失ばらつきの改善効果は小さく、また、新たな課題も発生するため、配線構造レベルでの最適化を行う必要がある。

4. 配線構造の最適化によるスイッチング損失の均等化

ゲート配線ループ (Loop3) への磁束鎖交量を低減するため、主回路配線構造の最適化によるアプローチと、ゲート配線構造の最適化によるアプローチについて述べる。

〈4・1〉主回路配線構造の最適化 図 10 に、主回路配線構造のみを変更した場合の解析モデル (解析サンプル 2) を示す。解析サンプル 2 では、N バスバーの y 軸方向への曲げ部分をなくし、N バスバーと P バスバーが x 軸方向に対向する構造とした。このような構造にすることで、N バスバーの -z 軸方向の電流成分 I_{nz} と、P バスバーの z 軸方向の電流成分 I_{pz} によって発生する漏れ磁束は、-x 軸方向ではなく -y 軸となる。Loop3 は yz 平面で構成しているた

図 11 サンプル 2 のターンオフ波形
Fig. 11. Turn off waveforms of sample 2.

図 12 解析サンプル 3
Fig. 12. Analysis model of sample 3.

め、ターンオフ時に Loop3 に鎖交する x 軸方向の磁束をなくすることができる。

図 11 に、解析サンプル 2 のシミュレーション結果を示す。図中、ターンオフ時の各 MOSFET のドレイン電流波形とゲート電圧波形を示している。FET1 と FET3 のドレイン電流、及び、FET2 と FET4 のドレイン電流は一致しており、Loop3 への鎖交磁束削減による電流均等化効果を確認できた。

このように、並列接続された MOSFET 間のゲート配線ループと、P バスバーと N バスバーの外部接続端子配列方向を垂直にし、ゲート配線ループと主回路配線間の磁気結合を低減することで、スイッチング時の過渡電流ばらつきを抑制することができる。

〈4・2〉ゲート配線構造の最適化 パワー半導体モジュールでは機器搭載の関係上、外部接続端子の位置を変更することができない場合がある。そこで、主回路配線を変更せずに、ゲート配線構造の最適化によるスイッチング損失の均等化を検討する。

図 12 に、ゲート配線構造のみを変更した場合の解析モデル (解析サンプル 3) を示す。解析サンプル 3 では、各 MOSFET のゲート配線を DBC 基板上の配線パターンで一

図 13 サンプル 3 のターンオフ波形

Fig. 13. Turn off waveforms of sample 3.

図 14 各解析サンプルのターンオフ損失比率

Fig. 14. Turn off loss ratio of analysis models.

まとめにし、ゲート配線は一方から上方に引き出している。制御用ソース配線はゲート配線と同じサイドの一本のみにしている。ゲート配線ループを yz 平面ではなく、 xy 平面で構成することで、過渡電流ばらつきを解析モデル 1 の FET1 と FET2 のばらつき程度に低減するためである。

図 13 に、解析サンプル 3 の解析結果を示す。解析サンプル 1 で見られたような極端な電流ばらつきはなく、過渡電流ばらつきが抑制されている。このように、並列接続された MOSFET 間のゲート配線ループを、磁束密度の低い面上で構成し、ゲート配線ループと主回路配線間の磁気結合を低減することで、スイッチング時の過渡電流ばらつきを抑制することができる。

〈4・3〉ターンオフ損失比較 図 14 に、各解析サンプルにおける MOSFET のターンオフ損失比率を示す。解析サンプル 1 での損失集中度は 157%であったのに対し、主回路配線構造を最適化した解析サンプル 2 は 106%、ゲート配線構造を最適化した解析サンプル 3 は 114%に低減できた。

5. まとめ

MOSFET を多並列接続したパワー半導体モジュールにおいて、三次元電磁界解析と回路解析を用いて、配線構造がスイッチング損失ばらつきに与える影響の定量的評価を行

い、以下の結論を得た。

- スwitching時の急峻な電流変化によって発生する磁束が、並列接続された MOSFET 間のゲート配線ループに鎖交することで、ゲート配線ループに誘導起電圧が発生し、スイッチング損失ばらつきが発生する。
- ゲート配線ループに発生する誘導起電圧を低減するためには、パワー半導体モジュール内の磁束密度分布を把握し、磁束密度の低い平面上でゲート配線ループを構成する必要がある。
- MOSFET を多並列接続したパワー半導体モジュールでは、ゲート配線ループと外部接続端子の配列方向を垂直にすることが、スイッチング損失ばらつき低減に有効である。

(平成 20 年 3 月 21 日受付, 平成 21 年 1 月 7 日再受付)

文 献

- (1) 大井健史:「パワーモジュールの分布定数抽出と動特性解析」, 三菱電機技報, Vol.77, No.9 (2003-9)
- (2) T. Okuda: "High-speed gate voltage control method equalizing loss of many parallel MOSFETs", 電学論 D, **124**, No.10 (2004-10)
- (3) 小谷和也・田多信光・木島研二:「パワーデバイス応用構造技術の検討」, 電学研資, SPC-70, pp.73-76 (1998)

奥 田 達 也 (正員) 1973 年 6 月 7 日生。1998 年 3 月東京工業大学大学院理工学研究科電気・電子工学専攻修士課程修了。同年 4 月三菱電機(株)入社、現在に至る。主として、パワーエレクトロニクス装置の研究・開発に従事。

浦 壁 隆 浩 (正員) 1964 年 4 月 16 日生。1988 年 3 月慶応義塾大学計測工学科卒業。同年三菱電機(株)入社。以来、平面形蛍光ランプ、PDP、低温 poly-Si TFT-LCD ドライバ、配列形放電ディスプレイ、HID ランプ点灯装置の開発に従事。

大 井 健 史 (正員) 1962 年 8 月 23 日生。1988 年 3 月九州大学院総合理工学研究科高エネルギー物質科学専攻修士課程修了。同年 4 月三菱電機(株)入社。現在、先端技術総合研究所勤務。パワーエレクトロニクスに関する研究に従事。