シーケンス制御システムにおけるラダー要素のペトリネットモデル

正員 南里孝行(名古屋工大) 学生員 伊藤宏隆(名古屋工大) 非会員 林修司(名古屋工大)

Petri-net Models for Ladder Diagram Elements in Sequential Control Systems

Takayuki Nanri, Member, Hiroataka Ito, Student-Member, Syuji Hayashi, Non-Member (Nagoya Institute of Technology)

キーワード: ラダー図, シーケンス制御システム, ペトリネットモデル

シーケンス制御には通常ラダー図が用いられ, 制御対象を含むシーケンス制御システムは非同期性, 並列性を有する順序システムである。ペトリネットはシステム構造全体を静的に表現でき, 更に動的挙動も表現できるため, 上記システムの記述, シミュレーション等に適している。

従来のラダー図のペトリネット表現⁽¹⁾では, ラダー図が大規模化するにしたがい, ペトリネットモデルにおけるプレース, トランジション, アークの各要素は膨大な量となり, ネットも非常に複雑なものとなる。従って, ネット構造は理解しづらく, シミュレーションを行うにあたって膨大な量のメモリが必要であった。

そこで, 発火遅れ時間0のトランジションを導入し, これらのトランジションが発火可能とき番号順発火の考えを取り入れたペトリネットツール“Hi-NET32S”を開発した(このツールに関しては別の機会に発表する)。本文ではこれを用いることを前提とした, ラダー図のa接点, b接点及びそれらの“and”, “or”の新しいペトリネットモデルを提案する。

従来のラダー図のa接点, b接点のペトリネットモデルを図1に示す。図1においてp1はリレーOFF状態, p2はリレーON状態を示す。また, p3はリレーがOFFからONへの状態遷移のための信号入力, p4はONからOFFへの信号入力を表す。このモデルでは, リレーの状態, 信号入力を表わすためにそれぞれ2つのプレースを使用している。そこで, 図2のように抑止アーク(図2において“ ∞ ”で示す)を用いることによって信号入力, リレーの状態をそれぞれ1つのプレースp1, p2で表し, プレースにトークンがあればON, なければOFFを表す新しいモデルを提案する。図2(a)のa接点において信号入力p1にトークンが入るとリレー状態p2にトークンが発生し, リレーはONとなる。p1のトークンがなくなるとp2のトークンは消滅しリレーはOFFとなる。図2(b)のb接点でも同様に説明できる。2つの信号入力のa接点動作出力の“and”, “or”は, 従来のペトリネットモデルではそれぞれを図3のように表現する。新しく改良したペトリネットモデルを図4に示す。図4(b)を例として, その動作に関し論じる。

・ 2つの信号入力の中, 1つがONとなった場合

例えば, 信号入力p1にトークンが入ると, 上記a接点

動作によりp2にトークンが発生する。その結果t5が発火

図1 従来のペトリネットモデル

Fig.1 Old Petri net models.

図2 新しいペトリネットモデル

Fig.2 New Petri net models.

し, p5にトークンが1つ発生する。t5とp5をつなぐ抑止アークの作用によって, t5は再発火できない。すなわち, p5中のトークンは2つ以上になれない。次にプレースp1のトークンがなくなれば, a接点動作によりp2のトークンがなくなりt6が発火し, p5にあるトークンは消滅する。

・ 2つの信号入力と同時にONとなった場合

トランジションの発火順序を番号順とするため, a接点動作によりp2, p4にトークンが発生し, 次いでt5が先に発火する。p5にトークンが発生すると, p5の抑止アークの作用でトランジションの発火はすべて停止し, p5中のトークンは2つ以上になれない。次にプレースp1, p3のトークンがなくなれば, p2, p4のトークンはなくなり, p5のトークンは消滅する。なお, 2つのb接点あるいはa, b接点の“and”, “or”回路は, 上記a接点の場合と同様にして簡単に作ることができる。

しかし, Hi-NET32Sによるシーケンス制御システムのペトリネット化において, プレース, トランジション, アーク数が大幅に減じられるように, 信号入力のa, b接点動作による出力の“and”, “or”のネットにおいて, 信号入力ネット部を図5に示すように簡略化する。a, b接点に関係なく, 図5において, プレースp1はラダー図のリレー要素に相当し, p1にトークンがあれば信号入力は

図3 従来のペトリネットモデル
Fig.3 Old Petri net models.

図4 新しいペトリネットモデル
Fig.4 New Petri net models.

図5 信号入力ネット部の簡略化
Fig.5 Simplification of nets for input signals.

ON, トークンがなければ OFF である。また, a 接点の出力は入力の ON, OFF と対応し, b 接点の入出力の ON, OFF は逆になるので, p1 からトランジションに向かう制御, 抑止アークは簡略化した場合, 図5に示すようになる。

簡単なラダー図を図6に示し, 旧, 簡略化ペトリネットモデルを用いたこのペトリネットを図7, 図8に示す。

図6 簡単なラダー図
Fig.6 Simple ladder diagram.

図7, 図8から, 簡略化した新ペトリネットモデルを用いれば従来のものに比べ, 大幅に少ないプレース, トランジション, アークでラダー図をペトリネット化できることが知られる(表1参照)。表1中の使用メモリは Hi-NET32S を用いて作成した時のメモリ数である。

表1 新旧ペトリネットモデルの比較

各要素と使用メモリ	旧モデル	新モデル
プレース数	18	5
トランジション数	10	6
アーク数	40	17
使用メモリ (byte)	2154	900

本文では, ラダー図のペトリネット化において, a 接点, b 接点, それらの “and”, “or” 回路の新しいペトリネットモデルを提案し, これらと旧モデルを図6に示す簡単

図7 旧モデルを用いたラダー図のペトリネット
Fig.7 Petri net of ladder diagram using old models.

図8 新モデルを用いたラダー図のペトリネット
Fig.8 Petri net of ladder diagram using new models.

なラダー図に適用した。その結果, 旧モデルと比較し, 本文で提案したモデルではプレース, トランジション, アーク数が大幅に減少し, 使用メモリ数も半分に減少した。使用メモリの減少は制御システムのペトリネットによるシミュレーション時間の短縮につながる。

また, 新しいモデルを用いれば, 大規模なラダー回路のペトリネット化において, 大幅なメモリの節約とともに, 簡潔で理解し易いペトリネットモデルが作成できる。

(平成9年3月14日受付, 平成9年4月14日再受付)

文 献

- (1) 辻孝吉, 熊谷貞俊, 児玉慎三: 「シーケンス制御系のペトリネットによるモデル化と動作検証」, 電信論 J69-A No. 7, 840 (1986)

南里孝行

伊藤宏隆

林修司

(正員) 1968 年名古屋大学大学院修士課程修了。

現在名古屋工業大学電気情報工学科助教授。工学博士。電気・燃焼加熱, 超伝導体応用に関する研究, 流れ, 伝熱, 電磁界の解析, シーケンス制御, 及びペトリネット理論の応用とペトリネットツールの開発に関する研究等に従事。日本シミュレーション学会会員。

(学生員) 1996 年名古屋工業大学大学院電気情報工学専攻博士前期課程修了。現在同後期課程在学。計測自動制御学会会員。

(非会員) 1997 年名古屋工業大学電気情報工学科卒業。現在, (株)大林組勤務。