マルチコア PC クラスタにおける電力系統シミュレーションの並列化手法の検討

上級会員 田岡 久雄* 非会員 藤田 雄一*

Parallel Power System Simulation on a Multi-Core PC Cluster

Hisao Taoka*, Senior Member, Yuichi Fujita*, Non-member

This letter describes a parallel solution method of power system transient stability analysis on a multi-core PC cluster system. We use a cash blocking method for solving differential equations and simultaneous equations. This method can use multi-core PC cluster efficiently by dividing matrix calculation of differential equations and simultaneous equations of power system simulation into cash size of each core.

キーワード：電力系統解析，PC クラスタ，シミュレーション，マルチコア，並列処理

Keywords: power system analysis, PC cluster, simulation, multi-core, parallel processing

1. まえがき

電力系統のシミュレーションの高速化に対する要求は系統が複雑高度になるにつれます高くなっており、さまざまな計算手法とコンピュータの適用が試みられている。

PC クラスタによる電力系統解析の高速化は、瞬時値計算においては進行波の遅延を利用し、送電線で系統分割することにより並列化を行って、リアルタイムシミュレーションを実現している⁽¹⁾。一方、実効値解析は、ネットワーク方程式の求解を並列化して精度良く高速に実行することが難しく、従来のリアルタイムシミュレータ⁽²⁾⁽³⁾においては1つのCPUに回路網方程式の求解を担当させ、微分方程式を発電機母線毎に各CPUに割り当てることで高速化を実現したり、改良した逐次代入法で通信量を減らす工夫をしている。

本レターでは、最近普及し始めたマルチコアCPUをPCクラスタに使用し⁽⁴⁾、CPUのキャッシュの先読み機能のために開発されたキャッシュブロッカ化手法を、微分方程式及び回路網方程式の求解に適用して、マルチコアCPUのアーキテクチャを生かした電力系統シミュレーションの並列化を行う手法を提案している。

2. 演算の並列化

マルチコアCPUとは、一つのチップ上に複数のコアを集積したものである。コアには、命令制御部、演算部、キャッシュメモリ部があり、1つのCPUの機能を持っている。コアの数に応じて複数の演算を同時に実行出来ると共に、一つのチップ上に集積されているため、高速で遅延の少ない経路を取る事ができる⁽⁵⁾。マルチコアには、図1に示すよ

図1 マルチコア CPU

Fig. 1. Multi-core CPU.

うに、2次キャッシュをコア毎に持つものと共通に持つものがある。通信をキャッシュ間のバスで行うか、キャッシュを使って行うかの違いはあるが、共に複数の処理が同時に行われ、必要に応じて通信しながら処理を進めるため、データを全てキャッシュ内に収める必要がある。

そこで、データをキャッシュ内に収め、複数のコアに処理を分担させる方法として、CPUのキャッシュの先読み機能のために開発されたキャッシュブロッカ化手法を、行列計算に適用することを提案する。

行列積の演算をC言語で実装した場合を、以下に示す。

```
for (i = 0; i < n; i++)
  for (j = 0; j < n; j++)
    for (k = 0; k < n; k++)
      C[i][j] += A[i][k] * B[k][j]; }
```

これは、 n が大きくなると図2(a)に示すように、配列A, B, Cのデータがキャッシュに収まらなくなる。そこで、下記のコードに書き換えることで、データをキャッシュ内に収まるサイズに抑えることができ、演算は図2(b)のように進む。

```
ibl = 16; for (ib = 0; ib < n; ib += ibl) {
```

* 福井工業大学
〒910-8505 福井市学園 3-6-1
Fukui University of Technology
3-6-1, Gakuen. Fukui 910-8505

図2 行列計算の並列化
Fig. 2. Parallel solution of matrix.

図3 マルチコア CPU のメモリ構造
Fig. 3. Memory structure of multi-core CPU.

```
for (jb = 0; jb < n; jb += ibl) {
  for(kb = 0; kb < n; kb += ibl) {
    for (i = ib; i < ib + ibl; i++) {
      for (j = jb; j < jb + ibl; j++) {
        for (k = kb; k < kb + ibl; k++) {
          C[i][j] += A[i][k] * B[k][j]; } } } } }
```

ibl の値を調節すればデータを常に各コアのキャッシュサイズ以下に収めることが出来る。これはキャッシュブロック化⁶⁾と呼ばれ、CPU のキャッシュを先読みする機能であるが、各コアへの演算処理の分割に用いることで、大きな行列計算の並列化を行うことができる。

コア数の大きいクアッドコア CPU では、図3のように、2コア毎に2次キャッシュが分かれており、メモリ構成が階層構造になるが、上記の方法で効率よく並列化できる。マルチコア CPU 搭載の PC を使用したマルチコア PC クラスタの各 PC への実装は、密な通信が必要なものは同一 CPU 内のコアに、疎な通信の場合は別 CPU に割り当てる。

3. 電力系統シミュレーション

実装するに際し共有メモリ並列プログラミングの標準 API である Open MP を使用し、ブロック化キャッシング手法

表1 行列積の計算の処理時間の比較 (Dual Core 1 CPU)
Table 1. Processing time of matrix multiply (Dual Core 1 CPU).

Size	without Blocked Method	with Blocked Method
50Gen. System	9.82 [msec/step]	5.74 [msec/step]
200Gen. System	41.21 [msec/step]	19.32 [msec/step]

を用いて書き換えたシミュレーションプログラムの一部をコンパイルし実行した。キャッシュサイズの範囲内に調節することで、表1に示すように処理時間をキャッシュサイズを超えた場合に比べて約半分に抑えることができた。

今回、微分方程式の求解には代数方程式化手法⁷⁾を用い、回路網方程式の求解にはガウスの消去法⁸⁾を用い、前述のキャッシュブロック化手法で行列計算を並列化している。

4. まとめ

本レターでは、マルチコア CPU を PC クラスタに使用し、キャッシュブロック化による並列化手法を電力系統シミュレーションに適用して、マルチコア CPU のアーキテクチャを生かした電力系統シミュレーションの並列化を行う手法を提案した。今後シミュレータとして完成を目指したい。

(平成21年4月1日受付, 平成21年5月15日再受付)

文 献

- (1) T. Yamamoto, H. Enomoto, K. Kuroda, Y. Kono, and H. Taoka: "Real Time Power System Simulator on PC Cluster", *IEEE Trans. PE*, Vol.124, No.5, pp.733-740 (2004-5) (in Japanese)
山本隆也・榎本 博・黒田憲一・河野良之・田岡久雄:「PC クラスタによるリアルタイム電力系統シミュレータ」, 電学論 B, **124**, 5, pp.733-740 (2004-5)
- (2) H. Taoka, I. Iyoda, H. Noguchi, N. Sato, and T. Nakazawa: "Real-Time Digital Simulator for Power System Analysis on a Hypercube Computer", *IEEE Trans. Power Syst.*, Vol.PWRS-7, No.1, pp.1-10 (1992)
- (3) N. Sato, T. Nakazawa, A. Yamasaki, H. Taoka, I. Iyoda, and H. Noguchi: "Digital Real Time Simulator for Power System Analysis", *T. IEE Japan*, Vol.113-B, No.8, pp.855-864 (1993-8) (in Japanese)
佐藤信之・中澤太郎・山崎 彰・田岡久雄・伊与田功・野口秀夫:「デジタル型リアルタイム系統解析シミュレータの開発」, 電学論 B, **113**, 8, pp.855-864 (1993-8)
- (4) Y. Fujita and H. Taoka: "Installation Method of Software on Multi-Core PC Cluster", 2008 Joint Conference of Hokuriku Chapters of Electrical Societies, No.E-76 (2008) (in Japanese)
藤田雄一・田岡久雄:「マルチコア CPU を組み込んだ PC クラスタのソフトウェア実装方法に関する研究」, 平成 20 年電気関係学会北陸支部連合大会, No.E-76 (2008)
- (5) K. Matsuzaki and M. Takeichi: "Introduction to Multicore Environments and Parallelization Techniques", *IPJS Magazine*, Vol.49, No.12, pp.1363-1368 (2008) (in Japanese)
松崎公紀・武市正人:「マルチコア計算機と基本的な並列化技法」, 情報処理, **49**, 12, pp.1363-1368 (2008)
- (6) T. Katagiri: "Intelligent Programming (I) Basic Version", *Super Computing News*, University of Tokyo, Vol.10, No.4 (2008) (in Japanese)
片桐孝洋:「高性能プログラミング (I) 入門編」, 東京大学情報基盤センター, スーパーコンピューティングニュース, **10**, 4 (2008)
- (7) H. Taoka and S. Abe: "Fast Transient Stability Analysis Suited for an Array Processor", *T. IEE Japan*, Vol.104-B, No.5, pp.297-304 (1984-5) (in Japanese)
田岡久雄・阿部 茂:「アレイプロセッサに適した高速過渡安定度計算手法」, 電学論 B, **104**, 5, pp.297-304 (1984-5)
- (8) H. Taoka and S. Abe: "Fast Solution Method of Simultaneous Linear Equations for Pipeline Operation and Its Application to Power System Analysis", *T. IEE Japan*, Vol.105-B, No.5, pp.419-426 (1985-5) (in Japanese)
田岡久雄・阿部 茂:「パイプライン処理に適した連立一次方程式の高速求解法とその電力系統解析への応用」, 電学論 B, **105**, 5, pp.419-426 (1985-5)