UDC 621.314.57.029.5 : 621.316.7.076.7

高周波インバータのディジタル方式高精度転流余裕角 / 時間制御系の一形式

正員 中岡 睦雄・准員 中沢 弘一・正員 丸橋 徹 (神戸大)

研究開発
ノート
53-B 7

第1図はPLL-ICを応用したディジタル方式高精度パルス移相制御回路で、上記両インバータの転流余裕角時間 (γ/t_c) 一定制御系に適用される。これはPLL同期パルス周波数通倍回路の出力つまり電圧制御発振器VCOの出力で駆動される信号変換系I, IIから成立っている。PLLはパルスエッジで位相および周波数を比較するディジタル形位相比較器、D-A変換用チャージポンプ、LPF、直流アンプ、VCO、プログラマブルデバイダ ($1/N$, $N=360n$, n : 整数, 試作例: $N=360$, 基準信号 e_r の周波数 f_i の360倍出力) から成り、VCOのパルス周期は 1° と指定される。VCOのパルス周期は一般に $(1/n)^\circ$ となり、 n を大きくすれば e_r の一周期の高密度量子化が可能となり、計数角度分解能が向上する。

第2図は第1図の各部信号変換波形を示す。本方式は従来式の γ 幅パルスの平均値比較処理方式ではなしに、瞬時処理方式である。第1図の制御系はノイズ余裕と低消費電力化の点からMOS-ICを用いている。第1図の制御動作をVF形に対して述べよう。高周波CT

検出による

インバータ

出力電流 i_o

の波形整形

パルスの立

上りエッジ

でFF-1が

セットさ

れ、 Q_1 が発生する。 Q_1

とVCO出

力の論理積

がとられ

る。 i_o の整

形出力がパ

ルス周期角

 1° の分解能

の量子化パ

ルスとな

る。

第1図 高精度転流余裕角/時間制御系

Fig. 1. A digital type of high-precision commutation-margin angle/time control system.

A Digital Type of High-Precision Commutation Margin Angle/Time Control System for High-Frequency Resonance Bridge Inverter. By Mutsuo Nakaoka, Member, Koichi Nakazawa, Associate & Toru Maruhashi, Member. (Faculty of Engineering, Kobe University.)

中岡睦雄: 正員, 神戸大学工学部, 中沢弘一: 准員, 神戸大学大学院, 丸橋 徹: 正員, 神戸大学工学部

第2図 信号制御変換系の動作波形

Fig. 2. Signal processing waveforms.

る。これはPC-1によって比較計数され、10進-2進変換による設定計数値(転流余裕角 γ°)に達するとPC-1は最終パルスが発生する。これによってFF-1はリセットされると共にFF-3をセットする。FF-3の Q_2 は i_o 正半周期相当の e_r に対して精確に γ° 遅相制御されたことになる。 i_o 負半周期に対してはその反転出力ドライブによりIIのFF-2がセットされ、Iと同様のデジタル信号処理がなされる。CF形では i_o 検出の代わりにインバータ出力電圧 e_o を高周波PTと高速コンパレータによるゼロクロスデテクタによるインターフェースに導き、更にPC-1, 2の設定部入力を γ 設定する代わりに $\pi\gamma$ 設定とするだけでよい。PLLのVCO入力部に電圧リミッタをそう

入ると、第1図は γ 一定制御域と t_c 一定制御域が現われる。電圧リミッタ動作域では、PLLのVCO出力は e_r と同期がはずれ、単なるパルスジェネレータとして動作する。試作器のVCO出力は1MHz(周期 $1\mu s$)に設定している。これは論理積・計数回路系で制御処理される。なお γ 制御域は負荷力率制御域に相当し、 t_c 制御域は転流安定度制御域といえる。上記動作域は電圧リミッタレベル変更により自由選択できる。

(昭和52年11月19日受付)