薄膜トランジスタ積層型ポリシリコン電子銃 アレイの製造方法及び電気特性

正員 橋 口 原 (新日本製鉄)
非会員 三 村 秀 典 (ATR光通研)
正員 藤 田 博 之 (東京大)

Fabrication and Electrical Characteristics of a Multi-layer Structure
of Polycrystalline Silicon Field Emitters and Thin Film Transistor
Gen Hashiguchi, Member (Nippon Steel Corp.),
Hidenori Mimura, Non-member (ATR),
and Hiroyuki Fujita, Member (The University of Tokyo)

We have developed a new multi-layer structure of polycrystalline silicon field emitter array (poly-Si FEA) and thin film transistor(TFT), where poly-Si FEA and the TFT are successively fabricated using a thermally grown SiO₂ mold and transferred to a glass substrate. During operation, the TFT not only controls amount of field emission but also stabilizes fluctuation of the field emission. Since the TFT does not decrease the space for poly-Si FEA fabrication, the structure will be a good candidate for high quality flat panel displays. In this paper, we present details of the fabrication method of the multi-layer structure, and also show the field emission control by the TFT for static and switching characteristics.

キーワード：真空マイクロエレクトロニクス、TFT、ポリシリコン、電子銃、転写モールド

1. まえがき

近年、半導体微細加工技術を利用してミクロンサイズの微小真空管や集積回路を作製しようとする真空マイクロエレクトロニクスの研究が活発に行われている。この分野にとって、均一で再現性が高い電子放出特性を持つ高性能な冷電子銃アレイの開発が最優先の課題であり、これまでに種々の構造、材料の冷電子銃アレイの開発が試みられてきた。[1-10] しかし、冷電子放出現象は、電子銃表面の状態に極めて敏感であるため、電子銃の構造や材料を選択しても、これだけで均一でかつ再現性のよい冷電子放出特性を得ることは困難である。そこで、実際は多数の冷電子銃をまとめてアレイ状とし、一つの冷電子銃として動作させ、個々の冷電子銃の特性を平均化することによって、再現性及び均一性の確保を図っている。

一方、最近になって、冷電子銃アレイをトランジスタ等の能動素子で形成した電流源で制御することにより、さらに冷電子放出特性の改善を図る提案がなされた。[11] この方法は、定電流源で放出電流量を制御するため、各

アレイ間で生じる電子放出特性のばらつきや、電子放出特性の変動に起因する非安定性の改善に極めて有効である。また、電流源を構成するトランジスタの駆動電圧で電子放出を制御できるため、数Vから十数V程度の低い信号電圧で冷電子銃アレイを制御できるという利点もある。このため、冷電子銃アレイをトランジスタ等の能動素子で形成した電流源で駆動することは、真空マイクロエレクトロニクスにとって重要な技術であると考えられる。

我々は最近、マイクロマシーニング技術を利用して、ポリシリコン冷電子銃アレイ (Poly-Si FEA: Polycrystalline Silicon Field Emitter Array) と薄膜トランジスタ (TFT: Thin Film Transistor) を積層した新しい構造のモノリシックデバイスを提案し、その試作を行ってきた。[12] 本構造は、FEAの製造領域を削減することなくTFTが製造できるため、特にFEAの高密度形成が要求される薄膜ディスプレイへの応用が期待できるものである。本論文では、その製造方法について詳細に報告するとともに、実際に試作したTFT積層型Poly-Si FEAの電気特性についても併せて報告する。

2. TFT 積層型 Poly-Si FEA の製造方法

図1に、我々が開発した TFT 積層型 Poly-Si FEA の断面模式図を示す。図に示すように、ポリシリコン冷電子銃アレイの下方に、TFT が TFT ゲート電極をガラス基板側にして配置されている。そして TFT のドレインが Poly-Si FEA のエミッターに直接接続されている。最上部の電子銃ゲート電極は、全ての Poly-Si 冷電子銃に対して共通である。実際の動作は、電子銃ゲート電極に一定の電圧を印加しておき、TFT のゲート電圧によって電子放出を制御する。

図1 TFT 積層型 Poly-Si FEA の断面模式図

Fig.1. Schematic diagram of the multi-layer structure of a poly-Si FEA and TFT.

本構造の製造プロセスは大きくわけて次の3工程からなる。

- Si ウエハープロセス
- デバイス転写プロセス
- 電子銃ゲート電極形成プロセス

以下に各工程ごとに詳細に述べることにする。

(2.1) Si ウエハープロセス Si ウエハープロセスは、Poly-Si FEA の形成 (A 工程) と、TFT の形成 (B 工程) からなる。ここでのプロセスはほぼ一般的な半導体製造技術のみで行われる。図2に Si ウエハープロセスの断面工程図を、表1にプロセス工程の詳細を示す。A 工程において Poly-Si FEA の鋳型は、KOH 水溶液による異方性エッチングを利用して形成している。エッチングマスクとしては減圧化学気層成長法 (LPCVD) で成膜した SiN 膜を利用し、 $2.5\mu\text{m}$ 角の正方形の穴を $2.5\mu\text{m}$ 間隔で形成したものを利用した。このエッチングにより、4つの $\{111\}$ 面が露出した正四角錐形状のエッチングホールが形成される。エッチング後に SiN 膜は、エッチングホールにダメージが生じないように、HF 水溶液で除去した。次に熱酸化を行い、膜厚 200nm の SiO_2 膜の鋳型を形成する。このようにして形成した鋳型は、冷電子銃形成にとって非常に有効であり、高性能の FEA が試作されている。[13] その後 Poly-Si を LPCVD で成膜し、n 型

図2 Si ウエハープロセスの工程断面図

Fig.2. Schematic diagram of the Si wafer processing.

にドーピングして Poly-Si FEA が形成される (図2(a))。なお n 型ドーピングには、スピコートによって形成されるリンガラス層 (SOG) を拡散源とした。今回の試作では、1つの Poly-Si FEA の領域は $600\mu\text{m} \times 500\mu\text{m}$ であり、その中に1万個の冷電子銃が形成されている。

次に B 工程において TFT を Poly-Si FEA 上に形成する。最初に Poly-Si FEA と TFT との層間絶縁膜である SiO_2 膜を LPCVD で成膜した後、Poly-Si FEA と TFT のドレイン電極とのコンタクトをとるためのコンタクトホールをあける。次に Poly-Si 膜を LPCVD で成膜し、TFT 領域となる Poly-Si アイランドを、フォトリソグラフィと反応性イオンエッチング (RIE) で形成する。そして TFT のゲート絶縁膜である膜厚 100nm の SiN 膜と TFT ゲート電極となる膜厚 200nm の Poly-Si を LPCVD で連続的に成膜し、TFT ゲート電極のパターニングを行う。Poly-Si 膜は RIE でエッチングし、SiN 膜は Poly-Si 及び SiO_2 をエッチングしないように、熱リン酸を利用してエッチングした。ソース、ドレイン及びゲートのドーピングはセルフアライン方式で、Poly-Si FEA 同様 SOG から拡散した。ゲート長、及びゲート幅はそれぞれ $20\mu\text{m}$ 及び $100\mu\text{m}$ である。ゲート層のシート抵

表 1 Si ウェハープロセスの工程フロー

Table.1. Si wafer process sequence

A.Poly-Si FEA 形成工程			
工程名	膜厚等	プロセス条件	
1	SiN 成膜	50nm	LPCVD 300°C
2	リソグラフィ 1		エッチングホール形成用
3	SiN エッチング		RIE:CF ₄
4	KOH エッチング	6min	30wt%60°C
5	SiN 除去		HF(25%)
6	熱酸化	200nm	バーニング酸化 1000°C
7	Poly-Si 成膜	500nm	LPCVD 620°C
8	リンガラス膜塗布		SOG 膜 (東京応化社 OCD)
9	リンガラス拡散	38Ω/□	1040°C
10	リンガラス除去		HF(2.5%)
11	リソグラフィ 2		FEA 領域用
12	Poly-Si エッチング		RIE:CF ₄
13	SiO ₂ 成膜	500nm	LPCVD 420°C
B.TFT 形成工程			
1	リソグラフィ 3		コンタクトホール用
2	SiO ₂ エッチング		BHF
3	Poly-Si 成膜	300nm	LPCVD 620°C
4	リソグラフィ 4		TFT 領域用
5	Poly-Si エッチング		RIE:CF ₄
6	SiN 成膜	200nm	LPCVD 420°C ゲート絶縁膜
7	Poly-Si 成膜	200nm	LPCVD 620°C
8	リソグラフィ 5		ゲートパターン用
9	Poly-Si エッチング		RIE:CF ₄
10	SiN エッチング		H ₃ PO ₄ 160 ~ 170°C
11	リンガラス成膜		SOG 膜 (東京応化社 OCD)
12	リン拡散		1040°C
13	H ₂ プラズマ処理	5hour	300°C
14	SiO ₂ 成膜	500nm	PECVD 250°C
15	リソグラフィ 6		ソース電極 コンタクト用
16	SiO ₂ エッチング		BHF
17	Al 成膜	500nm	EB 蒸着 150°C
18	リソグラフィ 7		ソース電極用
19	Al エッチング		H ₃ PO ₄ 50°C
20	SiO ₂ 成膜	500nm	PECVD 250°C

抗はおおよそ 50Ω/□ であった (2(b))。その後 Poly-Si 膜の水素化処理のため、水素プラズマを 300°Cにおいて 5 時間照射した後、引き続き SiO₂膜を 500nm 成膜し、ソース電極用コンタクトホールを開けた後、Al を電子ビーム蒸着法により成膜する。Al パターニングの後、最後に再び PECVD でパッシベーション用 SiO₂を成膜する (2(c))。

〈2・2〉 デバイス転写プロセス 形成された Poly-Si FEA と TFT は次にガラス基板上に転写される。一般に凹凸のない Si 基板とガラス基板の接合には、陽極接合による接合が利用されるが、デバイスを形成した Si 基板表面は凹凸が大きいので、我々はエポキシ樹脂系接着剤 (セメダイン社製、室温 30 分硬化型) を利用してパイレックスガラス (CORNING7740) との接合を行った。ここでは気泡が接着剤中に残らないことが重要である。

次に Si 基板 (厚さ約 400μm) を全て除去する。この除去の工程は次に示す 4 つの工程からなり、各工程でのおおよその Si 基板除去量もあわせて示す。

- グラインダー : 約 300μm
- ポリッシング : 約 50μm
- RIE (CF₄) : 約 30μm
- ウエットエッチ : 約 20μm

最後のウエットエッチング工程では、SiO₂膜鑄型の保護のため、Si 基板とのエッチング選択性が高いことが要求される。また、デバイスに悪影響のあるアルカリ金属等を含まないこと、及び安全性の観点から、我々はエッチング液として、TMAH(TetraMethylAmmonium Hydroxide) と同様のエッチング特性を有するポジレジスト用現像液 (東京応化社製、NMD-3、65°C) を利用した。このエッチング液はエポキシ接着剤もほとんど変質させない。

以上の工程で、Poly-Si FEA 及び TFT はガラス基板上に転写される。図 3 にガラス基板に転写後の TFT 積層型 Poly-Si FEA の光学顕微鏡写真を示す。格子状に小さく見える点が、Poly-Si FEA であり、その下に TFT が形成されているのが観察できる。

図 3 ガラス基板上に転写後の TFT 積層型 Poly-Si FEA の光学顕微鏡写真

Fig.3. Photograph of the transferred device on a glass substrate.

〈2・3〉 電子銃ゲート電極形成プロセス 転写後のデバイス表面は、SiO₂の鑄型が露出しており、最後に

鋳型上に電子銃用ゲート電極を形成してデバイスは完成する。

図4に電子銃ゲート電極の断面工程図を示す。まず SiO_2 鋳型上に、電子銃ゲート電極材料である膜厚 200nm の Nb をスパッタリング法により形成する。次に各冷電子銃の先端部を露出させるために、鋳型先端部の Nb 膜をレジストを利用したエッチバック法により除去する。レジストは微小な凹凸部があっても、図4(a)に示すように凹凸部を平坦化するように形成される。この表面を徐々にエッチングしていくと、凸部を優先的にエッチングできる。我々はフォトリジストを約 $1\mu\text{m}$ の厚さになるようにスピコートし、RIE によってエッチバックを行った。RIE 条件は CF_4 ガス、20Pa、400W であり、エッチバック時間は約 5~6 分である。このレジストエッチバックにより、露出した Nb 膜も同時にエッチングされる (図4(b))。最後に冷電子銃先端部の SiO_2 膜を、エッチバックにより形成された Nb 膜の電子銃ゲート開口部を通して、BHF で除去することにより Poly-Si FEA を露出させた。

図4 電子銃ゲート電極形成プロセスの工程断面図

Fig.4. Schematic diagram of the gated structure fabrication.

図5に、上記プロセス終了後の Poly-Si FEA の電子顕微鏡写真を示す。Nb 膜の電子銃ゲート構造の中心部に

Poly-Si FEA が観察できる。

図5 Poly-Si FEA の走査電子顕微鏡写真

Fig.5. SEM micrograph of the poly-Si FEA.

3. TFT 積層型 Poly-Si FEA の電気特性

今回の試作においては、Poly-Si FEA と TFT を分離した形のテスト素子を同時に形成した。TFT 積層型 Poly-Si FEA の電気特性を把握するためには、個別の電気特性を調べておく必要がある。まず Poly-Si FEA と TFT 単体の電気特性を示し、その後で TFT 積層型 Poly-Si FEA の電気特性について示すこととする。

〈3.1〉 Poly-Si FEA の電子放出特性 図6にテスト Poly-Si FEA の電子放出電流 (I_e) に対する電子銃ゲート電圧 (V_{ge}) 依存性を示す。測定時の真空度は約 $5 \times 10^{-7} \text{Torr}$ 、アノード電圧 V_a は 100V である。図に示すように $V_{ge} = 38\text{V}$ のとき約 $10\mu\text{A}$ 、 $V_{ge} = 45\text{V}$ で約 $51\mu\text{A}$ の電子放出電流が得られた。図7には上記特性のファウラーノルドハイム (Fowler-Nordheim) プロットを示す。ここで得られた傾きは、以前我々が報告した 512 個の冷電子銃からなる Poly-Si FEA [13] とほぼ同じであった。

一般に電子放出特性は次式で近似できる。(1)

$$I_e = a V_{ge}^2 \exp(-b/V_{ge}) \dots \dots \dots (1)$$

ここで a は定数であり、 $-b$ はファウラーノルドハイムプロットの傾きである。図6、及び図7より本 Poly-Si FEA では、 $a \approx 7.0 \times 10^{-4} \text{A/V}^2$ 、 $b \approx 3.6 \times 10^2 \text{V}$ と算出される。

〈3.2〉 TFT の静特性 図8にテスト用 TFT の、TFT ゲート電圧 (V_g) をパラメータとしたソース・ドレイン間電圧 (V_{ds}) に対する、ドレイン電流 (I_d) の依存性を示す。 V_g は 0V から 2V ステップで 10V まで変化させた。図に示すように、一般的な MOS (Metal-Oxide-Semiconductor) 構造のトランジスタと同様の静特性が得られた。図9には V_g に対する I_d の依存性を示す。この特性をよく知られている MOS トランジスタの飽和領域におけるドレイン電流の理論式 [14]

図 6 テスト用 Poly-Si FEA の電子銃ゲート電圧 (V_{ge}) に対する電子放出電流 (I_e) 特性
Fig.6. Gate voltage (V_{ge}) dependence of the emission current (I_e) from the test poly-Si FEA.

図 7 図 6 の電子放出特性に対するファウラーノルドハイム (Fowler-Nordheim) プロット
Fig.7. Fowler-Nordheim (F-N) plot of Fig.6.

$$I_d = \mu \epsilon W (V_g - V_{th})^2 / 2tL \dots\dots\dots (2)$$

で近似する。ここで μ は電界効果移動度、 ϵ 及び t はゲート絶縁膜の誘電率及び膜厚、 W 及び L はチャンネル長及びチャンネル幅、 V_{th} はしきい値である。本 TFT では $\mu \approx 2.78 \text{ cm}^2/\text{V} \cdot \text{s}$ 、 $V_{th} \approx 5.0 \text{ V}$ 程度であった。

〈3.3〉 TFT 積層型 Poly-Si FEA の電子放出特性
次に TFT 積層型 Poly-Si FEA の電子放出特性を示す。本素子では、電子放出の制御はモノリシックに形成された TFT ゲート電圧によって行われる。図 10 に測定システムの模式図を示す。電子銃ゲート電極 V_{ge} 及びアノード電極 V_a には、それぞれ 50V 及び 100V の定電圧が印加してある。TFT ゲート電極には保護のため $R_g = 1 \text{ M}\Omega$ の抵抗を通して電圧を印加した。電子放出電流の測定は、

図 8 テスト用 TFT のソースドレイン間電圧 (V_{ds}) に対する、ドレイン電流依存性
Fig.8. Source-drain voltage (V_{ds}) dependence of the drain current (I_d) of the test TFT.

図 9 TFT ゲート電圧 (V_g) に対するドレイン電流 (I_d) 特性
Fig.9. Gate voltage (V_g) dependence of the drain current (I_d) of the test TFT.

アノード電極に直列に接続した抵抗 R_a の電圧降下を測定することによって行った。測定前に素子のベークは行わなかった。測定中の真空度は $5 \times 10^{-7} \text{ Torr}$ 以下である。

図 11 に TFT ゲート電圧 V_g に対する、電子放出電流 I_e の依存性を示す。図中の理論曲線は (2) 式から計算される TFT のドレイン電流である。本素子は電子銃ゲート電極の電流は、 nA オーダーでは観測されず、TFT を流れるドレイン電流のほとんどが電子放出電流として測定されていると考えられる。本素子は $V_g = 10 \text{ V}$ の時、約 $10 \mu\text{A}$ の電子放出が観測されているが、Poly-Si FEA の特性が 3.1 節の 6 で述べた Poly-Si FEA と同程度である

図 10 測定システムの模式図

Fig.10. Schematic of the emission characteristic measurement system used in this study.

図 11 TFT ゲート電圧 (V_g) に対する電子放出電流 (I_a) の依存性

The gate voltage (V_g) dependence of the emission current (I_a) from the multi-layer structure of the poly-SiFEA and the TFT.

と仮定すれば、 $V_{ge} = 50V$ の電圧のうち約 $38V$ が Poly-Si FEA に、約 $12V$ が TFT のソースドレイン間に分配されていると考えられる。この様子を模式的に図 12に示す。図に示すように横軸に V_{ge} をとり、Poly-Si FEA の特性 I_e を V_{ge} 点を原点として描き、TFT の特性 I_d は $0V$ の点を原点として描けば、その交点における電流値 I_a が動作点となっていると考えられ、ここが V_{ge} の分圧点となっていると推測される。ここで動作点が、TFT の飽和電流領域であるかあるいは線形電流領域であるかは、 V_{ge} に対する電子放出特性を測定すれば推定できる。すなわち、例えば現在の動作点が図 12中の I_a 点にあるとすれば、 V_{ge}

を低い電圧にしていくと、電子放出電流 I_e の特性は図に示すように左側に平行移動し、 I_d との交点が TFT の飽和電流領域から線形領域にはいり、図中の $I_{a'}$ 点のように電子放出電流が小さくなってくると考えられる。図 13 に電子銃用ゲート電極電圧 V_{ge} に対する電子放出電流の依存性を測定した結果を示す。TFT ゲート電圧 V_g は $8V$ である。 V_{ge} が $45V$ 以上では、TFT の飽和電流領域で動作し、 $40V$ 以下では線形領域での動作になっていると考えられる。そして電子放出は V_{ge} が $30V$ 以下ではほとんど観測されなくなっているが、これは図 6に示したように、今回試作した Poly-Si FEA の電子放出の開始電圧が $30V$ 程度であることに対応していると考えられる。

図 12 TFT 積層型 Poly-Si FEA の動作点を表す模式図

Fig.12. Schematic diagram of the operation

図 13 電子銃ゲート電圧 (V_{ge}) に対する電子放出電流 (I_a) の依存性

Fig.13. Field emitter gate voltage (V_{ge}) dependence of the emission current (I_a).

図 14 TFT 積層型 Poly-Si FEA の電子放出電流の時間変動

(a) 動作点が TFT の飽和電流領域内にある場合、(b) 動作点が TFT の線形電流領域内にある場合

Fig.14. Emission fluctuations of the poly-Si FEA. The TFT was operated in (a) the saturation current region and (b) the linear current regions.

〈3・4〉 電子放出電流の時間変動 3.3 節で述べたように、TFT 積層型 Poly-Si FEA では、TFT の飽和電流領域が動作点であれば、冷電子銃の特性が多少変動したとしても、TFT を流れる電流はほとんど変化しないため、電子放出電流の変動は抑えられるはずである。一方、TFT の線形電流領域では、冷電子銃の特性が変化すると、TFT を流れる電流も変化し、結局電子放出電流も変動するはずである。図 14 に TFT で電子放出を制御しながら測定した、電子放出電流の時間変動を示す。(a) 図は、 $V_a = 100V$ 、 $V_{ge} = 50V$ 、 $V_g = 7V$ の条件で測定したものであり、この時の動作点は、TFT の飽和電流領域内にあると考えられる。また (b) 図は、 $V_a = 100V$ 、 $V_{ge} = 37V$ 、 $V_g = 18V$ の条件で測定したものであり、動作点は TFT の線形電流領域内にあるものと考えられる。(a) 図、(b) 図とも、電子放出電流は全体として徐々に減少していき、それに速い変動成分が重なって観測されている。我々は徐々に減少する変動については、(1) テスト用 TFT 単体においても、同様のドレイン電流の減衰が観測されること、(2) TFT のゲートに負電圧を印加しておくことによって、電子放出電流がほとんど初期の電流値まで回復すること、の 2 点から TFT の閾値が高い方へシフトしたために TFT を流れるドレイン電流が減少したためと考えている。一方、速い変動成分は、電子放出電流本来の変動成分と考えられ、(b) 図では最大 200nA 程度の振幅を持つ変動が観察されているが、(a) 図では 10nA 以下まで変動が抑えられているのが分かる。以上の結果

から、TFT1 個からなる電流制御方法においても、十分変動の抑制に有効であることが確認された。

4. TFT 積層型 Poly-Si FEA のスイッチング特性

TFT 積層型 Poly-Si FEA の Poly-Si FEA 部分は、電子銃ゲート電極と電子銃が平行平板型のコンデンサーを構成している。3.3 節の議論からも推察されるように、実際の電子放出の制御は、このコンデンサー容量の充放電によって行われていると考えられ、交流駆動を議論する場合は、その容量の充放電を考慮しなければならない。ここでは方形パルス電圧で TFT をスイッチングしたときの電子放出電流のシミュレーション、及び実際に得られたスイッチング特性について述べることにする。

〈4・1〉 スwitching 特性シミュレーション 我々は次の 2 つの仮定のもとでシミュレーションを行った。

1. FEA は、コンデンサー容量 (C_{ge}) と電流源 (I_e) で表現され、 I_e は C_{ge} の充電電圧 (V_e) によって制御されるファウラーノルドハイム型電流源である。
2. TFT は $V_g > V_{th}$ において、理想的な電流源 (I_d) で表現できる。

上記仮定のもとで得られる TFT 積層型 Poly-Si FEA の等価回路を図 15 に示す。図に示すように C_{ge} と 2 つの電流源 I_e 及び I_d は A 点 (TFT のドレイン電極) で接続され、 C_{ge} と電流源 I_e のもう一方の電極はそれぞれ V_{ge} と V_a へ接続され、そして電流源 I_d のもう一方の電極は接地されている。この等価回路の A 点におけるキルヒホッフ

の第1法則による電流の式は次式のように書ける。

$$C_{ge} \frac{dV_c}{dt} + aV_c^2 \exp\left(\frac{-b}{V_c}\right) = I_d (V_g > V_{th}) \dots\dots\dots (3)$$

$$C_{ge} \frac{dV_c}{dt} + aV_c^2 \exp\left(\frac{-b}{V_c}\right) = 0 (V_g \leq V_{th}) \dots\dots\dots (4)$$

ここで I_e の表式として (1) 式を利用した。

図 15 TFT 積層型 Poly-Si FEA の理想化された等価回路

Fig.15 Equivalent circuit of the poly-Si FEA on TFT.

実際のシミュレーションでは、定数 a 及び b には 3.1 節で実験的に得られた値、そして C_{ge} にはプロセス設計値である約 60pF を代入して、(3) 式、及び (4) 式より数値的に V_c を計算し、次に (1) 式より電子放出電流 I_e を算出した。図 16 に電子放出電流のシミュレーション結果を示す。波線の波形は I_d のパルス電流波形を表しており、パルス周波数 1kHz 、 5kHz 、 10kHz における電子放出電流の計算結果を示してある。 1kHz における電子放出電流は比較的 I_d の波形と同様の波形を示しているが、 I_d と同レベルまで立ち上がるのに若干の時間遅れを生じ、また $I_d = 0$ (TFT がオフ) の期間においても電子放出電流が流れることが分かる。これらは C_{ge} の充放電現象として理解される。すなわち、立ち上がりにおいては、 I_d と同じ電子放出電流を得るために必要な電圧まで、 C_{ge} を昇圧するための充電期間が必要であり、そして立ち下がりにおいては、充電されたキャリアを電子放出電流として放出しながら C_{ge} を降圧するための放電期間が存在している。従って I_d のパルス周波数が高くなり、パルス間の間隔が短くなってくると、充放電が充分行われないうちに次のパルスが入力されるということが起こる。 5kHz 及び 10kHz においてはすでにこの領域にはいっており、電子放出電流の波形は振幅も小さく、のこぎり波のようになり、電子放出が完全にオンオフされないことが予測される。また 5kHz 及び 10kHz のシミュレーションでは、一つ目の入力パルスにおける電子放出電流は以後の特性とは異なり、波形が完全に立ち上がっていない。これは C_{ge} の初期の電圧値に強く依存しており、何らかの原因で C_{ge} に

リークがあって充電電圧が下がってしまうような場合では、1つのパルス入力だけでは十分な充電ができず、電子放出電流が流れないようなことが予測される。

図 16 方形波パルスで駆動したときのシミュレーション結果

Fig.16. Simulation results for the pulse driving.

〈4.2〉 スイッチング特性測定結果 図 17 に実測された TFT 積層型 Poly-Si FEA の 1kHz 、 5kHz 及び 10kHz におけるスイッチング特性を示す。各図中上部の波形はスイッチング電圧の波形 (TFT にはさらに 1 段インバーターを介してパルス電圧を入力) であり、下部の波形はアノード電極における交流電位を示しており、 1kHz における電子放出電流の振幅は約 $15\mu\text{A}$ である。図 10 に示したように、本測定回路では抵抗 R_a で電圧降下を生じさせているので、アノード電極における交流電位は V_g に印加した電圧とは逆位相で観測されている。実測された波形は図 16 に示した対応する周波数におけるシミュレーション波形とよく一致しており、また振幅も周波数が高くなるにつれてシミュレーションで予測されたように小さくなっていることが分かり、完全に電子放出がオ

ンオフされていないことが理解される。

今回作製した素子では、Poly-Si FEA 部の容量が約 60pF であるが、さらに高速なスイッチング特性が要求される場合は、鋳型の酸化膜を厚くしたり、電子銃ゲート電極のパターンを工夫するなどして容量を小さくすれば、10kHz においても、例えば 10pF まで容量を減らせば、図 16 中の 1kHz と同様の電子放出パターンが得られることがシミュレーションで予測される。さらに容量を小さくすることも可能であり、動画を表示するディスプレイへも十分応用できると考えている。

5. まとめ

以上我々が開発した TFT 積層型 Poly-Si FEA について、その製造方法及び電気特性を詳細に述べた。本製造法では Poly-Si FEA の形成には鋳型を利用した転写法を採用し、Poly-Si FEA 上に連続して TFT を形成するプロセスであるため、Poly-Si FEA と TFT の製造プロセスの整合性については、全く問題にならない。試作した TFT 積層型 Poly-Si FEA の電子放出特性は、TFT によって制御されており、電子放出自体を起源とする変動成分の安定化にも有効なことが確認された。また電子放出のスイッチング特性は Poly-Si FEA 構造の有する平行平板コンデンサの容量の充放電速度によって支配されていることが、シミュレーション及び実測データにより理解された。

本構造及び製造方法は、微小立体構造物とそれを制御するための電子回路を 3 次元的に形成するための一つの手段として、FEA の制御のみならず、いわゆる微小電気機械システム (MEMS) のインテリジェント化への応用も充分可能であると考えている。

謝辞

本研究の素子製造において、技術的な援助、助言をいただいた新日鉄先端技術研究所大沢保氏に深く感謝いたします。また本研究全般について支援をいただいた、新日鉄先端技術研究所半導体基盤研究部車田克彦部長、同大谷昇主任研究員、及び同太田泰三主任研究員に深く感謝いたします。

(平成 7 年 1 月 2 日受付、平成 8 年 2 月 5 日再受付)

文 献

- (1) C.A.Spindt, I.Brodie, L.Humphrey and E.R. Westberg: "Physical properties of thin film field emission cathodes with molybdenum cones", J.Appl.Phys. 47,5248(1976).
- (2) H.H.Busta, B.J.Zimmerman, M.C.Tringides, and C.A.Spindt: "DC I-V Characteristics of Field Emitter Triodes", IEEE Trans. Electron Devices, 38,2558(1991).
- (3) J.Itoh and H.Hiroshima: "Fabrication and theoretical study of micro-size vertical vacuum triodes", Vacuum

図 17 方形波パルス駆動による電子放出特性の実験結果
Fig.17. Experimental results for the pulse driving.

- Microelectronics 89, ed.R.E.Turner,p.231 (IOP, Bristol, 1989).
- (4) K.Betsui: "Fabrication and Characteristics of Si Field Emitter Arrays", Proc.4th Int. Conf. Vacuum Microelectronics, Nagahama, p.26(1991).
 - (5) H.F.Gray, J.L.Shaw, G.W.Jones and C.T.Sune: "High

- Current Density Silicon FEAs", Proc.4th Int. Conf. Vacuum Microelectronics, Nagahama, p.84(1991).
- (6) J.Itoh, K.Tsuburaya, S.Kanemaru, T.Watanabe and S.Itoh: "Fabrication and Characterization of Comb-Shaped Lateral Field-Emitter Array", Jpn.J.Appl.Phys., 32,1221(1993).
- (7) Z.Huang, N.E.McGruer, and K.Warner: "200-nm Gated Field Emitters", IEEE Electron Devices Lett., 14,83(1993).
- (8) H.H.Busta, J.E.Pogemiller and B.J.Zimmerman: "Emission Characteristics of Silicon Vacuum Triodes with Four Different Gate Geometries", IEEE Trans. Electron Devices, 40,1530(1993).
- (9) G.Hashiguchi, H.Sakamoto, S.Kanazawa and H.Mimura: "Fabrication and emission characteristics of new wedge-shaped silicon emitters", Appl.Surf.Sci., 76/77,41(1994).
- (10) G.Hashiguchi and H.Mimura: "New Fabrication Method and Electrical Characteristics of Conical Silicon Field Emitters", Jpn.J.Appl.Phys., 34,1493(1995).
- (11) K.Yokoo, M.Arai, M.Mori, J.Bae and S.Ono: "Active control of the emission current of field emitter arrays", J.Vac.Sci.Technol.B13,491(1995).
- (12) G.Hashiguchi and H.Fujita: "Monolithic Fabrication of Polycrystalline Silicon Field Emitters and Thin Film Transistors", Technical Digest of the 13th Sensor Symposium, 21(IEEJ, Tokyo, 1995).
- (13) G.Hashiguchi, H.Mimura and H.Fujita: "Fabrication and Emission Characteristics of Polycrystalline Silicon Field Emitters", Jpn.J.Appl.Phys., 34,L883(1995).
- (14) 例えば、江刺正喜著: "半導体集積回路設計の基礎", 西沢潤一編、(培風館、東京,1986)p.11

橋口 原

(正員) 昭和 38 年 5 月 13 日生。昭和 63 年 3 月中央大学大学院理工学研究科電気工学専攻修士課程修了。同年 4 月新日本製鉄(株)入社、現在に至る。主としてマイクロマシーニング技術の応用デバイスに関する研究に従事。

三村秀典

(非会員) 昭和 31 年 8 月 25 日生。昭和 62 年 3 月静岡大学電子科学研究科博士課程修了。工学博士。同年 4 月新日本製鉄(株)入社。平成 4 年 4 月より ATR 光電波通信研究所へ外向。現在無線通信第二研究室主任研究員。半導体超格子、非晶質 Si、多孔質 Si、真空マイクロ素子の研究に従事。IEEE、電子情報通信学会、応用物理学会、テレビジョン学会、SID 会員。

藤田博之

(正員) 昭和 27 年 12 月 13 日生。昭和 50 年 3 月東京大学電気工学科卒業。52 年 3 月同大学院にて工学修士、55 年 3 月工学博士。同年 4 月より東京大学生産技術研究所講師、助教授を経て、平成 5 年 8 月より同教授。主としてマイクロエレクトロニクスの研究に従事。