プログラム実行パスに基づいた投機スレッド分割*

大津 金光[†]・小川 大仁[†]・横田 隆史[†]・馬場 敬信[†]

Program Execution Path-Based Speculative Thread Partitioning*

Kanemitsu OOTSU[†], Hirohito OGAWA[†], Takashi YOKOTA[†] and Takanobu BABA[†]

Nowadays, multi-core processor, a multi processor system on a single chip, is widely available, and the processing capacity of computer system is highly extended. However, parallelization of computer program at the thread level, namely multithreading, is required in order to shorten the execution time of (in other words, to speed up) the single program by sufficiently utilizing the power of the multi-core processor.

In this paper, we propose a method of thread partitioning that partitions a single program code into parallel threads. The method intends for programs which is hardly sped up by conventional multithreading techniques, and the method is based on a speculative thread execution model. In the method, a program code is partitioned into threads based on the frequencies of the program execution path (the execution sequence of the program basic blocks). Partitioning of program code along the most frequently executed path and no data dependencies between partitioned threads allow each thread to execute in parallel and the program can be sped up.

For the purpose of clarifying the performance achieved by our proposed method, the method is applied to the practical program code, that is difficult to speedup by utilizing the parallelism at loop level, and the cycle-level processor simulation is performed.

1. はじめに

現在、一つのチップ上に複数のプロセッサコアを搭載したマルチコアプロセッサが広く普及しており、コンピュータの潜在的な処理性能は飛躍的に向上した。しかし、その性能を十二分に活用して単一プログラムの実行時間を短縮するためには、プログラムコードのスレッドレベルでの並列化（以降、マルチスレッド化）を行うことが必要である。しかしながら、プログラムコードのマルチスレッド化処理は一般的には簡単な作業ではなく、これを人手により行うためには専門的な知識や経験とともに多大なる時間を必要とする。

そこで、従来よりプログラムコードの自動的なマルチスレッド化処理を行うための研究が行われてきた。とくに、科学技術計算プログラムのような特定の数式に基づ

いた計算処理をひたすら繰り返しながら解くという構造を持つプログラムでは、プログラムの実行時間の中でのループ処理が占める割合が極めて大きいことから、マルチスレッド化処理の対象としてループ構造に着目する研究が古くより行われてきた[1]。その成果は現在の商用自動マルチスレッド化コンパイラに取り込まれ、実用に使われている[2,3]。

しかしながら、プログラムにはマルチスレッド化により高速化されるループ以外にも逐次処理部分が存在するため、アムダールの法則により仮にループ処理部分が無限大に高速化できたとしても、プログラム全体としての高速化は制限される。そこで、プログラム中の非ループ処理部分の高速化が重要となる。

非ループ処理部分に着目したマルチスレッド化による高速化の研究として、国内では早稲田大学のマルチグレイン並列化処理の研究が有名である[4]。マルチグレイン並列化では、プログラムコード中のサブルーチン、ループ、基本ブロック間での粗粒度並列性を階層的に利用することでプログラムの高速化を図る。プログラムをタスクへと静的に分割を行い、それらのタスク間で最適なス

* 原稿受付 2008年7月2日

[†] 宇都宮大学大学院工学研究科 Graduate School of Engineering, Utsunomiya University; 7-1-2, Yoto, Utsunomiya-city, Tochigi 321-8585, JAPAN

Key Words: speculative thread, thread pipelining model, thread partitioning, program execution path.

ケジョーリングを行うことで高速化を達成する。

このマルチグレイン並列化処理により一定のプログラムの高速化が達成できるが、プログラムの実行時間はその中で最も時間を要する処理部分(クリティカルパス)より短くすることはできない。プログラムの高速化をさらに推し進めるためには、実質的なクリティカルパスを短縮する方策を採用する必要がある。そこで本論文では、投機的マルチスレッド実行モデルを採用することでプログラムのクリティカルパス短縮を図る。

投機的マルチスレッド実行モデルとは、単一プログラムを複数のスレッドに分割して並列処理するマルチスレッド実行モデルの一つである。スレッド間での時間的先行関係(以降、単に先行関係とよぶ)に関わらず、将来実行される可能性が高いスレッドや、実行に必要な値データを高い確度で推定可能なスレッドを前倒して(投機的に)実行することで、プログラムコードの実質的なクリティカルパスを短くして高速化を達成する。

投機的マルチスレッド実行を行うプロセッサの研究はこれまで様々に行われてきた[5-8]が、その中でわれわれは、Tsaiらのsuperthreadedアーキテクチャとその投機的スレッド実行モデルであるスレッドパイプライン化モデル[8]が、現在のマルチコアプロセッサアーキテクチャをベースとして比較的实现が容易であると考えた。そこで本研究ではこのモデルを前提とする。

投機的マルチスレッド実行によりプログラムの高速化を達成するためには、高速化の対象となるプログラムコードをどのように複数のスレッドに分割するかという問題とともに、いかに投機的なスレッドの実行を成功させるかが問題となる。とくに、命令コードによりスレッド起動などの制御を行うsuperthreadedアーキテクチャでは、スレッド制御にかかるオーバーヘッドがハードウェアにより制御を行う投機的マルチスレッドアーキテクチャ[5-7]よりも大きいため、スレッド分割の仕方や投機成功率の影響を受けやすいと考えられる。そのため高い性能を実現するスレッド分割方法が必要である。

一方、実際のプログラムの実行に関して、ごく一部の限られた本数のパス(基本ブロックの列)が頻繁に実行され、それ以外のパスは実行されない場合が多いことが知られている[9-11]。この性質が成り立つということは、すなわちスレッド間のすべての依存関係を考慮しなくとも頻繁に実行される少数のパスのみに着目してマルチスレッド化処理を行っても、すべての場合を考慮したマルチスレッド化と同等の性能が実質的には達成できることを意味している。そこでわれわれは、プログラムのこの性質を投機的マルチスレッド実行に活用することで、投機的なスレッド実行の成功率を高めつつ、プログラムのスレッド分割処理を容易にできるのではないかと考えた。

プログラムの実行パスに着目した研究はこれまで様々に行われてきた。まず、プログラムの実行パスを正確に

調べるためのバスプロファイリング手法としてEPP[11]やSPP[12]などが開発されており、情報の収集コストの低減を図りつつも正確なパス情報が得られるようになっている。本研究は、これらのバスプロファイリング手法により得られる正確な実行パス情報に基づいて、高性能な投機スレッド分割を行うものである。

また、実行パス情報を活用した最適化手法も盛んに研究されている。プログラムの性能を高めるためのプログラム変形[13,14]や命令コード移動[15,16]、コード配置[17]、実行頻度の高いパスに沿った大域的なコードスケジューリング[18,19]などに実行パス情報が活用されているが、これらはいずれも命令レベル並列性を活用した性能向上という点で共通している。本研究もこれらの研究と同様に実行頻度の高いパスに注目するものであるが、実行パス情報をスレッドパイプライン化モデルにおける性能向上に活用するものであり、スレッド間でのデータ依存関係が発生しないように実行頻度の高いパスに沿ってプログラムコードを分割し、投機的なマルチスレッド実行によるスレッドレベル並列性の活用により性能向上を図るものである。

本論文では、superthreadedアーキテクチャおよびスレッドパイプライン化モデルを前提として、プログラム中の実行頻度の高いパスに注目したスレッド分割処理方法を提案し、実際のプログラムに対して適用したシミュレーション評価により、提案手法によって達成される性能を明らかにする。

本論文の構成は以下の通りである。2節では本論文が前提とする投機的マルチスレッド実行モデルについて説明する。つぎに、3節にて高頻度で実行されるプログラム中の実行パスを考慮したスレッド分割手法を提案し、4節で提案手法により達成される性能について評価を行う。5節で関連研究について述べ、最後に6節にてまとめる。

2. マルチスレッド実行モデル

2.1 投機的マルチスレッド実行

本論文では、プログラムの実行時間におけるクリティカルパスを実質的に短縮するために投機的なマルチスレッド実行モデルを採用する。投機的マルチスレッド実行モデルでは、マルチスレッド化の対象となるプログラムコードを複数のスレッドに分割したうえで、本来は先行関係に基づいて順番に実行されるべきところを、先に実行されるスレッドの実行が完了する前に、後に実行されるべきスレッドを前倒して実行することで実質的にクリティカルパスを短縮し、実行性能を高めるものである。

Fig. 1に逐次実行と投機的マルチスレッド実行の関係を示す。図において各ノードはプログラムの基本ブロック、実線矢印は基本ブロック間の先行関係を意味する。ここで、たとえば基本ブロックBB1はその最後で条件分岐を行うため次にBB2を実行するとは限らないもの

Fig. 1 Sequential execution and speculative multithread execution

とすると、BB2の実行はBB1の実行の完了を待つ必要がある。そのため、基本ブロック間の先行関係に従い、本来は図中(a)に示す通りに基本ブロックを順番に実行していく必要がある。しかしながら、投機的マルチスレッド実行では、この先行関係に関わらず後続の基本ブロックを前倒して別のスレッドとして並列実行する。図中(b)ではBB4以降を別のスレッドとしてBB1~BB3の実行が完了する前に実行を開始している。この場合、先行関係が守られていないので通常の意味では「正しい実行」ではないが、もし前倒して実行されたスレッドが、高確率で実行される、あるいはスレッドの実行に必要な値データを高い確度で予想可能でありその予想値を使えば実行を進めることができるといった場合には、先行関係を守らなくても結果的に「正しい実行」が行われる可能性が高い。もし結果として「正しい実行」が行われれば、前倒して実行した分だけプログラムのクリティカルパスが短縮され、実行時間が短縮されることになる。

しかし「正しい実行」になることを期待して前倒してスレッドを(投機)実行したとしても、期待通りに「正しい実行」にならない場合(以降、この場合を「投機失敗」とよぶ)もあり、その場合は投機失敗したスレッドの実行開始時点の状態に戻してから、先行関係を守った実行をやり直す必要がある。投機失敗に伴う状態回復と実行のやり直しにより実行時間が増えるため、投機的マルチスレッド実行では投機失敗が起こる確率が性能上重要であり、投機失敗の確率が低いほど実行性能が高くなる。

投機的マルチスレッド実行では投機失敗に備えて、いつでも状態回復処理と再実行ができるようにしておく必要がある。中でも状態回復処理は純粋にオーバーヘッドとなるため、この処理にかかるコストを最小限に抑える必要がある。この状態回復処理をソフトウェアのみにより実現する場合、その処理に伴う時間的オーバーヘッドが大きくなり、性能を落とす要因となるため、プロセッサシステム内に投機的なスレッド実行を支援するためのハードウェア機構が備わっている方が性能上有利である。

これを背景として、従来より投機的マルチスレッド実

行を行うプロセッサの研究は様々に行われてきた[5-7]。それらの中からわれわれは、現在のマルチコアプロセッサをベースとした実現が比較的容易であると考えられるTsaiらのsuperthreadedアーキテクチャ[8]に注目した。本アーキテクチャでは、投機実行中のスレッドのメモリへの書き込みデータを、投機状態が解消される(つまり実行が確定する)までの期間、一時的保存するための専用ハードウェアバッファを備える。投機失敗時には、このバッファの内容を破棄することでスレッドの状態回復処理を高速に行う。

本論文ではスレッド実行モデルとして、このsuperthreadedアーキテクチャの実行モデルであるスレッドパイプラインングモデル[8]を採用する。次の節にて本モデルを説明する。

2.2 superthreaded アーキテクチャ

Fig. 2にsuperthreadedアーキテクチャ[8]を示す。本アーキテクチャでは、従来型の汎用プロセッサコア(図中Execution UnitおよびLoad/Store Unit)を中心とした複数のスレッドユニットを同一ダイ上に並べ、L1命令およびデータキャッシュを各スレッドユニットで共有する。スレッド間での制御やデータ通信のための通信ユニット(図中Comm.Unit)を持ち、それらの間はリングネットワークで接続されている。スレッド間で依存するメモリアクセスの監視と投機状態のメモリデータを保持するためのメモリバッファ(図中Memory Buffer)と、メモリバッファ中の投機的なストアデータをデータキャッシュを介してメモリに書き戻すライトバックユニット(図中Write-Back Unit)を備えている。

Fig. 2 The superthreaded architecture

2.3 スレッドパイプラインングモデル

Fig. 3にスレッドパイプラインングモデルにおける並列実行の様子を示す。本実行モデルではプログラムを制御フローに沿って分割を行い、各スレッドの実行開始後に次のスレッドを起動することでマルチスレッド実行を開始する。各スレッドの実行はContinuation, TSAG(Target Store Address Generation), Computation, Write-Backの四つのステージから構成される。

各スレッドはContinuationステージから実行を開始する。Continuationステージでは、制御フロー上で後続

Fig. 3 Thread pipelining model

スレッドの実行を開始するために必要となる変数値の計算を行い、次スレッドの起動を行う。

スレッド間にデータの依存関係が存在する場合、スレッド間で同期をとり計算順序を守る必要がある。この処理は、スレッド間でのデータ依存を監視する機構を持った特別なハードウェアメモリバッファ(以降、単にメモリバッファとよぶ)を用いることで実現される。このメモリバッファは、専用の命令により登録される依存変数のアドレスの監視を行い、値が先行スレッドによってストアされるまで後続のスレッドの実行を停止させることで、正しい値の受け渡しを保証する機能を持つ。

TSAG ステージでは、上記のメモリバッファ監視アドレスの登録を行う。スレッド間でデータ依存となる変数のアドレスを計算し、メモリバッファにそのアドレスを登録する。先行するスレッドのTSAG ステージが終了するまで、各スレッドはこのステージを開始することができず、直前のスレッドからTSAG ステージの終了フラグが送られるまで実行を中断する。

Computation ステージでは、スレッド本来の計算処理を行う。その際に発生するすべてのメモリアクセスは、メモリバッファに対して行われる。スレッド間でデータ依存となるアドレスとして登録されたアドレスへのロードであった場合、先行スレッドによって値がストアされているかどうか判断する。ストアされている場合、そのままストアされた値を用いて実行を続ける。しかし、値がストアされていない場合は、先行スレッドが値をストアされるまで実行を中断し同期を取ることで正しい値を受け渡す。

Write-Back ステージは、自スレッドの終了処理を行い、メモリバッファに格納されている変数の値をメモリに書き込む。スレッド間の実行順序を守り正しい順序でメモリへの書き込みを行うために、先行スレッドのWrite-Back ステージが終了するまで、各スレッドはWrite-Back ステージを実行することはできない。

以上に述べたスレッドパイプラインモデルを前提として、高性能な投機的マルチスレッド実行を実現する

スレッド分割手法を以下に提案する。

3. 実行パスに基づいたスレッド分割方法

3.1 分割の方針

スレッドパイプラインモデルでは、各スレッドが次のスレッドを明示的に起動することでマルチスレッド実行を実現する。このモデルにおいてスレッド間の並列性を最大限に高めるためには、各スレッドの実行開始直後のできるだけ早い時期に次のスレッドを起動する必要がある。そのためには、次スレッドの実行開始アドレスを静的に決定できる必要がある。

また、本モデルではスレッド間でのデータ転送が命令コードにより明示的に制御されるため、スレッド間のデータ通信にかかるコストは小さくない。とくに、粒度の小さいマルチスレッド実行を行う場合にはその影響が顕著になる。そのため、マルチスレッド実行によって性能を最大限に高めるには、スレッド間のデータ依存によってスレッド間での同期待ちが発生しないようにする必要がある。そのためにはスレッド間にデータ依存関係が発生しないようにマルチスレッド化を行う必要がある。

さらに、スレッドの起動・終了に伴うコストは一般的に小さくはなく、1スレッド当たりの処理サイズが小さい場合は性能向上が期待できないため、性能向上のためにはスレッドサイズを大きくする必要がある。

上記三つの要件を考慮に入れたスレッド分割方法として、プログラム内の各サブルーチンの開始点と互いに制御独立[20]な基本ブロック境界の中からブロック間でデータ依存関係が存在せず、各スレッドのコードサイズが高速化に必要な閾値以上になるような境界を見つけ出してそこをスレッドの分割点とする方法が考えられる。制御独立な基本ブロック境界を分割点とすることによって、次に実行されるスレッドの実行開始点を静的に一意に決定できるため、各スレッドの実行開始後すぐに次のスレッドの実行開始が行える。基本ブロック間でデータ依存関係が存在しない分割点を求めることによって、スレッド間でのデータ通信に伴う同期待ち時間が発生しないようにできる。また、各スレッドのコードサイズが一定以上になるような分割点を求めることによって、スレッド制御に伴うオーバーヘッドによる性能低下要因をなくし、マルチスレッド実行により確実に性能向上を達成する。

上記のスレッド分割方法によって論理的にはプログラムの確実な性能向上が達成できると考えられる。しかしながら、この方法にはデータ依存関係が基本ブロック間に存在しないようなブロック境界が見つかるとは限らず、結果として必ずしもプログラムが複数のスレッドに分割されるとは限らないという問題点がある。そのため、実際にこの分割手法を適用できるプログラムが限定されるものと考えられる。

この適用範囲の狭さの問題を解決すべく、われわれは

プログラムの実行パスに着目した．ここで実行パス（以降，パスとよぶ）とは，プログラムの基本ブロックの実行系列である．実際のプログラムの実行においてはごく一部の限られたパスが頻繁に実行され，それ以外のパスは実行されない場合が多いことが知られている [9–11]．そのため，実行される可能性のあるすべてのパスに関してデータ依存関係を考慮しながらスレッド分割を行う必要はない．そのことから，実行される確率の高いパスに限定してデータ依存関係を考慮することでスレッド分割候補となるブロック境界の選択肢が増し，その結果としてプログラムを複数のスレッドに分割できる機会が増やせるとわれわれは考えた．

以下，最も実行頻度の高いパス（以降，最頻度パス）に沿ったスレッド分割方法について述べる．

3.2 最頻度パスに沿ったスレッド分割

Fig. 4 に最頻度パスに沿ったスレッド分割の様子を示す．図において各ノードは基本ブロックで，網掛けのものが最頻度パス上のブロックを示す．

まずは，スレッド分割の対象となる最頻度パスを決定するために，パスプロファイル [11] などにより分割対象コード領域でのパスの実行頻度を調べる¹(Fig. 4(a))．

つぎに，最頻度パスに沿って基本ブロック間にデータ依存関係があるかどうかを調べる．データ依存関係が存在しない基本ブロック間を境界としてマクロブロックを形成する．ここで，パス上にループを含む場合はそのループを一つのブロックとして扱う (Fig. 4(b))．

最後に，各スレッドのサイズが一定サイズ以上になるように，各マクロブロックのサイズを調べ，閾値未満の命令数のマクロブロックをサイズの小さいものから順に直前のブロックに統合する (Fig. 4(c))．ここでの閾値はターゲットマシンに依存する値であり，マルチスレッド実行時のスレッド制御コストによる性能低下を上回って性能向上が可能な最低限のスレッドコード命令数である．後述の評価環境においては各スレッドが 20 個以上の命令を含むことができればマルチスレッド実行により性能向上が可能であるため，閾値を 20 命令としている．最終的に得られたマクロブロックをそれぞれ別のスレッドとして並列実行する (Fig. 4(d))．

Fig. 5 に上記の分割の結果を使ったマルチスレッドの実行の様子を示す．各スレッドは実行開始の初期の段階で次のスレッドを次々と生成していくことで，マルチスレッド実行状態に入る．実際に実行されるパスが最頻度パスを外れた場合は後続のスレッドの実行は正しくないことになるため，最頻度パスから外れたことが判明した時点で後続スレッドの実行を破棄して回復処理を行う必要がある．回復処理が終了した後は，投機失敗したコード部分についてシングルスレッド実行により正しいパス

Fig. 4 Thread partitioning along the most frequent path

Fig. 5 Multithreaded execution along control flow

を実行し直す．その後，マルチスレッド実行を再開する．

最頻度パスに注目したスレッド分割方法には以下の二つの利点がある．一つは，スレッド分割処理が行いやすくなることであり，もう一つは，並列実行時の性能低下の要因となるスレッド間のデータ依存関係を削減できることである．

前者について，とくに非数値処理系プログラムにおいては，不規則な制御構造と複雑なデータ依存関係が多く存在しがちであり [21]，その制御構造とデータ依存関係を考慮に入れながら最適なスレッド分割ポイントを決定することは難しい．

しかし，パスの実行頻度情報を用いてスレッド分割処理の対象を頻度の高いパスに限定することで，スレッド分割処理を大幅に単純化できる．

¹ パスの実行頻度情報を得るために，プログラムを最低一度は実行する必要がある．

また、後者について、スレッド分割の対象を最頻度パスに限定することで、最頻度パスが実行される限りににおいて不要なスレッド間のデータ依存関係を考慮する必要がなくなる。さらに、スレッド間依存変数によってはパスを限定することで静的に値が決定可能になる場合もあり、これを用いての定数伝播など最適化の機会が増加する可能性がある。

しかし一方で、以下の二つの欠点も持つ。一つは、パスの実行頻度情報を得るために最低でも一度はプログラムを実行する必要があることである。もう一つは、最頻度パスから実行が外れた場合の性能低下の問題である。

前者について、本スレッド分割処理は実行頻度の高いパスを分割の基準として扱うため、分割対象コードにおけるパスの実行頻度情報が必要であり、その情報を取得するためにパスプロファイルを行うなどプログラムを一度実行する必要がある。この問題については、もしパスプロファイル情報に基づいてスレッド分割された対象コードが何度も繰り返し実行されることになれば、実際上は相殺されると考えられる。ただし、プログラムの入力データセット等によって最頻度パスが変わることがありえるため、最頻度パスの決定に際しては慎重に行う必要があるが、この問題の根本的な解決には、低オーバーヘッドなパスプロファイル手法[11,12]等を活用した動的なコード生成・切替え手法を導入する必要があると考えられる。この最頻度パスの変更問題への対応については、今後の検討課題である。

また、後者について、実行が最頻度パスから外れた場合、パスから外れた地点以降のスレッド実行は不正な実行であるため実行を破棄し、不正な実行を行う直前の状態まで回復処理を行う必要がある。さらに、回復処理の後、あらためて正しい実行をやり直すため、回復処理と再実行にかかるコストにより性能が低下する可能性がある。

最頻度パスの実行確率が高い場合は、実行のやり直しが生じる確率は低くなるため、性能が低下する可能性は小さいと考えられる。一方、最頻度パスの実行確率が低い場合は、実行のやり直しが生じる確率は高くなり、性能が低下すると考えられる。最頻度パスの実行確率が低い場合への対応としては、最頻度パスに隣接する基本ブロックの中からスレッド間に新たなデータ依存関係を生じないものに限って、スレッドコードに含めていくことで、投機失敗の機会を減らすという方法が考えられる。Fig. 6 にその例を示す。最頻度パスに沿って二つのスレッド i と $i+1$ があるものとする。この図において、もし基本ブロック 3 が実行された場合は最頻度パスからはずれることになるため、スレッド $i+1$ の実行は破棄される。このとき、もし基本ブロック 3 がスレッド $i+1$ との間にデータ依存関係を持たなければ、基本ブロック 3 をスレッド i に含めることでスレッド $i+1$ の実行は破棄する必要がなくなる。このような処理を施すことによ

Fig. 6 Reduction of miss-speculation

て、投機失敗の機会を減らすことができると考えられる。

ただし、実行パスに関する先行研究により、ごく一部の限られた本数のパスが実行時間の大部分を占めることが示されており[9–11]、また、実行頻度の高いパスに沿った大域的なコードスケジューリング[18,19]をはじめとする各種最適化処理の研究事例がその効果を発揮していることから、実際上は、最頻度パスの実行確率が高い場合が多いと予想される。そのため、パス統合が必要となる場合はある程度限られると考えられる。

4. 本分割手法による性能

最頻度パスに基づいたスレッド分割手法によりどの程度の性能が達成可能であるかを、(1) 最頻度パスの実行確率の性能への影響、(2) 負荷バランスの性能への影響、の観点から評価する。

性能評価の対象として、SPEC CINT2000[22]の中からループ並列性の低いプログラムコードを使用する。スレッド分割対象となるコードに対して、前節で述べたスレッド分割処理を手動により適用する。性能評価は、プロセッサコア内部の命令パイプラインやキャッシュメモリの挙動を正確に模擬できるスレッドパイプラインモデリングシミュレータであるSIMCA[23]を用いて行う。そのため、現実に近い性能評価を行うことができる。シングルスレッド実行した場合のサイクル数とマルチスレッド実行した場合のサイクル数を計測し、それらの比を取ることによって性能向上率を算出することにより達成可能な性能を明らかにする。

4.1 評価方法

本評価ではコンパイラの最適化処理の影響を極力受けない形での性能比較を行うために、機械語レベルでのスレッド分割を行って評価を行う。評価対象プログラムのソースコードをSIMCA用gccクロスコンパイラ(version 2.7.2.3ベース)でコンパイルして実行可能バイナリコードを生成する。最適化オプションとして-O3(最高レベルの最適化)を使用し、コンパイラによって十分

に最適化を行う．生成されたバイナリコードに対して3節で述べた実行頻度の高いパスに注目したスレッド分割を適用し，マルチスレッド化コードを生成する．変換対象コードの開始から終了までの実行サイクル数を，シングルスレッド実行とマルチスレッド実行のそれぞれについて計測し，両者の比を求めることで速度向上率を算出する．

SPEC CINT2000 ベンチマークでは実行時間の長い順に *ref*, *train*, *test* の3種類の入力データセットが用意されているが，本評価では評価に多大な時間を要するプロセッサシミュレーションを行う都合上，現実的なシミュレーション時間内で評価データを取得するために，入力データセットとして *train* および *test* の2種類のデータセットを用いる．シミュレーションパラメータをTable 1に示す．これらはすべてSIMCAの標準的な設定値である．

Table 1 Simulation parameters

thread unit	4-way superscalar out-of-order execution 5 stage pipeline
L1 cache (I)	direct-map 16KB (line size 32B) access latency 1 cycle
L1 cache (D)	4-way set-associative 16KB (line size 32B) access latency 1 cycle
L2 cache (I+D)	4-way set-associative 256KB (line size 64B) access latency 6 cycles
main memory	8 bytes/cycle access latency 18 cycles
inter-thread communication	16 bytes/cycle access latency 1 cycle
memory buffer	512 bytes access latency 1 cycle

4.2 評価結果

Table 2はSPEC CINT2000の175.vprの関数 *init_chan* を対象として本論文で提案のスレッド分割手法を適用した場合と，ループのイテレーション単位でスレッド分割した場合での性能比較を示したものである．本対象コードをループのイテレーション単位でスレッド分割して4スレッドで並列実行した場合に，最大で1.76倍に性能向上することを確認している(表中 loop-baseの欄)．理想的には，4スレッドの並列実行により最高4倍の性能が達成できることから考えると，わずかな性能向上となっている．

このようなループの並列実行では性能が上がりにくいコードに対して本提案手法を適用したスレッド分割結果をFig. 7に示す．図において各ノードは基本ブロック，

Table 2 Speedup ratios of *init_chan* (175.vpr)

data set	path-base	loop-base
test	1.87	1.42
train	1.90	1.76

Fig. 7 Thread partitioning result of *init_chan* (175.vpr)

矢印はブロック間の遷移先，グレイのノードは最も頻度の高いパス上の基本ブロックを示している．この関数において *test*, *train* の両データセットともにこのパスが100%実行される．結果として図に示すように，対象コードが二つのスレッドに分割された．

この二つのスレッドによるマルチスレッド実行により最大1.90倍の速度向上が達成できることを確認でき，本提案手法によりループ並列度の低いコードに対して高速化を達成できた．

本提案手法は最頻度パス実行確率によって実行性能が影響を受ける．前述の175.vpr *init_chan* では最頻度パスの実行確率が100%であるため，実行パスが最頻度パスから外れる場合の性能低下が発生しない．最頻度パスから実行が外れる可能性のある場合の適用例として，300.twolfの関数 *strtol*での速度向上率をTable 3に示す．このコードもループ並列度が低いコードであり，*test*, *train* のいずれの場合もループ並列を活用したマルチスレッド実行(4スレッド実行)の性能はシングルス

Table 3 Speedup ratios of *strtol* (300.twolf)

data set	path-base	loop-base
test	1.16	0.71
train	1.07	0.69

Table 4 Speedup ratios of *hbCreateDecodeTables* (256.bzip2)

data set	path-base	loop-base
test	1.08	0.99
train	1.00	0.99

Table 5 Ratios of thread load balance

data set	175.vpr	256.bzip2
test	0.96	0.28
train	0.97	0.23

レッド実行よりも低下するが、本提案手法の適用により高速化が可能である。

このコードにおいて、最頻度パスの実行確率は *test* の場合で 72.1%, *train* の場合で 57.5% である。最頻度パスの実行確率が高いほど、実行のやり直しに伴う性能低下の機会が減るため実行性能が高くなる。Table 3 の本提案手法による速度向上率を見ると、*test* の場合で 1.16 倍、*train* の場合で 1.07 倍という結果になっており、最頻度パスの実行確率が高いほど性能が高くなっている。このことから最頻度パスを正確に見つけ出す必要があることがわかる。

本提案手法では最頻度パスの実行確率が高いほど高性能が達成されるが、そのほかに分割後の各スレッド間の負荷バランスも性能に大きく影響する。Table 4 は 256.bzip2 の関数 *hbCreateDecodeTables* での速度向上率を示す。このコードは *init_chan* の場合と同様に最頻度パスの実行確率が 100% である。いずれのコードも分割の結果、二つのスレッドでのマルチスレッド実行が行われる。Table 2 と Table 4 それぞれにおいて本提案手法による速度向上率を比較すると、Table 4 の方の性能が低い。これはスレッド間での負荷バランスの違いによる結果である。Table 5 は *init_chan* と *hbCreateDecodeTables* におけるスレッドの負荷バランス率を示したものである。ここで負荷バランス率は、二つのスレッドそれぞれの実行サイクル数の小さい方を大きい方で割ったものである。

表より、速度向上率の高い *init_chan* のバランス率が 1 に近く、二つのスレッド間でのバランスが取れている一方で、速度向上率の低い *hbCreateDecodeTables* のバランス率が小さくなっており、二つのスレッド間でのバランスが取れていないことがわかる。このことから、スレッド間での負荷バランスが取れていることが高速化のためには必要であることがわかる。

ここまで、ループに基づいたスレッド分割と本提案手法の性能比較を行い、性能が向上することを示した。こ

の性能は 3.1 節の序盤で述べた制御独立な基本ブロック境界で分割する手法によっても、もしスレッド分割ができれば同様に高速化を達成できるものと推測されるが、制御独立なブロック境界での分割ではスレッド間のデータ依存関係により、そもそもスレッド分割ができないという問題があった。本提案手法はこの問題の解決のために最頻度パスに限定したスレッド分割を行うものである。そこで、最頻度パスに限定することで、スレッド分割の機会が増えることについて述べる。

Fig. 8 は 300.twolf の関数 *acceptt* の制御フローグラフである。図において、関数の開始点と互いに制御独立な基本ブロックは関数の終端であるブロック 8 のみであり、ブロック 8 は関数の終了コードであるためコードサイズが小さい。そのため、この関数においては制御独立なブロックでのスレッド分割はできない。一方、図中のグレイのノードで表している最頻度パスに基づいてスレッド分割を行うと、三つのスレッドへの分割が可能である。すなわち、この関数は制御独立なブロックではマルチス

Fig. 8 Control flow of *acceptt* (300.twolf) Fig. 9 Control flow of *pow_P* (175.vpr)

レッド化できないのに対し、パスペースの分割ではマルチスレッド化ができるということである。

Fig. 9 は 175.vpr の関数 *pow_P* の制御フローグラフである。この場合も同様に、関数の開始点と互いに制御独立な基本ブロックは関数の終端のブロックのみであり、制御独立なブロックでのスレッド分割はできない。一方、この関数に対してパスペースの分割を行うと、四つのスレッドへの分割が可能である。

このように、制御独立なブロックでの分割ではマルチスレッド化ができないコードに対して、本提案手法を適用することでマルチスレッド化が可能である。

以上の評価結果より、本論文で提案のスレッド分割手法で、ループ並列度の低いコードを対象として最も実行頻度の高いパスに沿ったスレッド分割により高速化が達成可能であることが示された。さらに、関数の入口と互いに制御独立な基本ブロックでの分割ではマルチスレッド化ができないコードに対して本手法を適用することで、マルチスレッド化が可能となることも示された。また、本手法により高速化を達成するためには、最頻度パスを正確に見つけ出す必要があること、またスレッド間での負荷バランスが取れるようにスレッド分割を行う必要があることが明らかとなった。

5. 関連研究

マルチスレッド実行においてスレッド分割は最も重要な処理であり、この処理の結果により性能が大きく変換するため、高性能なスレッド分割に向けた研究が従来より行われている。

本研究で実行モデルとして採用しているスレッドパイプライニングモデル[8]を考案した Tsai らは、彼らの実行モデルのためのスレッドコード生成手法についても提案を行っている。しかし、Tsai らはループを対象としたマルチスレッド化のみを考えており、非ループ部分のマルチスレッド化については何も検討していない。われわれはスレッドパイプライニングモデルの有用性に着目し、プログラム中のループ以外の部分も高速化することでプログラムの実行性能を従来以上に高めることを目的としてパスに沿ったスレッド分割方法を開発した。

Vijaykumar らは投機的マルチスレッド実行モデルの一つである Multiscalar 実行モデル[5]を前提として、経験的方法によるスレッド分割手法を提案した[24]。彼らの手法において、スレッド制御コストの性能に与える影響を小さくするためにスレッドサイズが一定命令数以上になるようにスレッド分割を行う点は、われわれの研究と同じである。しかし、前提とするスレッド実行モデルの違いによる相違が存在する。彼らの手法ではすべてのパスの実行の可能性を対等に扱っており、次にどのスレッドが実行されるかについては Multiscalar のハードウェアにより予測されることを前提としている。この予測ハードウェアは一定数の遷移先までしか情報を保持で

きないため、投機成功率を高めるためには各スレッドの遷移先（つまり各スレッドに含まれる条件分岐の数）を一定数以下に抑える必要がある。この制約によりスレッドサイズを大きくできないという問題が起こる。また、このことからスレッドの分割地点の自由度についても大きく制限されるため、スレッド間データ依存のない形でのスレッド分割の実現も困難となる。われわれの手法では後続スレッド候補が一定数以内になるようにする必要はなく、したがってスレッドサイズについての制約もない。また、スレッド分割の自由度も高いため、スレッド間データ依存のない形でのスレッド分割の実現が容易である。

実行頻度の高い実行パスに沿ってスレッド分割を行う処理はハードウェアによっても行うことができる。その事例として、トレースプロセッサ[7]が挙げられる。トレースプロセッサでは特殊な命令キャッシュに格納されているホットトレース（本論文におけるパスに相当する）の中から次に実行される可能性の高いトレースを予測しながら、各トレースを投機的に並列実行することで高速化を達成する。ハードウェアによりスレッド分割を行っているため、実行頻度の高いトレースを早急に見つけ出して投機的に並列実行できるという利点を持つが、ハードウェアの現実的制約により、原理上はプログラムコードの解析能力を高くすることができないため、必ずしも高性能なスレッド分割が実現されるわけではない。

本論文ではソフトウェアによりスレッド分割処理を行うため、プログラムコードの解析能力がハードウェアによる処理とは比較にならないほど高く、最適なスレッド分割を実現できる可能性が大きい。

6. おわりに

本論文では、従来のマルチスレッド化では高速化が難しいプログラムコードを対象として、投機的なスレッド実行モデルであるスレッドパイプライニングモデルを前提に、プログラム中の実行頻度の高いパスに注目したスレッド分割方法について述べた。本手法では、最も頻繁に実行される実行パスに沿ってスレッド分割を行うことで、スレッド分割処理を大幅に単純化するとともに、性能低下の要因となるスレッド間のデータ依存関係を削減することができるものである。

また、SPEC CINT2000 のプログラムの中からループ並列性が低いプログラムコードに対して提案手法を適用し、シミュレーションにより実行性能の評価を行った。その結果、ループ並列性の低いプログラムコードに対して、スレッド間でのデータ依存を発生させることなくスレッド分割され、本手法の適用により速度向上を達成することを確認した。また、高速化を最大限にするためには、最頻度パスを正確に見つけ出すことと、スレッド間の負荷バランスを取ることが必要であることがわかった。

本論文における今後の課題としては、本手法に基づい

た自動マルチスレッド化処理システムの開発が挙げられる．本論文での評価では手動によりスレッド分割およびスレッドコード生成を行ったため，評価対象としたプログラムコードのサイズに関して制約を受けていた．評価結果においてスレッド分割数が少ないのはこのためであるが，これは自動化システムの開発により解決できるものと考えられる．今後，自動化システムを開発し，変換対象コードのサイズおよび分割スレッド数の拡大を図ることで，本手法の有効性を確実なものとする 것을目指す．

謝 辞

本研究は，一部日本学術振興会科学研究費補助金（基盤研究(B)18300014，同(C)19500037），および宇都宮大学重点推進研究の援助による．

参 考 文 献

- [1] D. F. Bacon, S. L. Graham and O. J. Sharp: Compiler transformations for high-performance computing; *ACM Computing Surveys*, Vol. 26, No. 4, pp. 345–420 (1994)
- [2] X. Tian, E. Su, D. Kreitzer, H. Saito, R. Krishnaiyer, A. Kanhere, J. Ng, C.-C. Lim and S. Ghosh: Inside the intel 10.1 compilers: New threadizer and new vectorizer for intel core 2 processors; *Intel Technology Journal*, Vol. 11, No. 4, pp. 263–274 (2007)
- [3] IBM: *Overview of the IBM XL C/C++ and XL Fortran compiler family* (2007)
- [4] 岡本, 合田, 宮沢, 本多, 笠原: OSCAR マルチグレインコンパイラにおける階層型マクロデータフロー処理手法; *情報処理学会論文誌*, Vol. 35, No. 4, pp. 513–521 (1994)
- [5] G. S. Sohi, S. E. Breach and T. N. Vijaykumar: Multiscalar processors; *Proc. of 22nd Annual International Symposium on Computer Architecture (ISCA)*, pp. 414–425 (1995)
- [6] P. Marcuello and A. González: Clustered speculative multithreaded processors; *Proc. of 13th International Conference on Supercomputing*, pp. 365–372 (1999)
- [7] E. Rotenberg, Q. Jacobson, Y. Sazeides and J. E. Smith: Trace processors; *Proc. of the 30th Annual International Symposium on Microarchitecture*, pp. 138–148 (1997)
- [8] J.-Y. Tsai, J. Huang, C. Amlo, D. J. Lilja and P.-C. Yew: The superthreaded processor architecture; *IEEE Transactions on Computers, Special Issue on Multithreaded Architectures*, Vol. 48, No. 9 (1999)
- [9] E. Duesterwald and V. Bala: Software profiling for hot path prediction: Less is more; *Architectural Support for Programming Languages and Operating Systems (ASPLOS IX)*, pp. 202–211 (2000)
- [10] T. Ball and J. R. Larus: Programs follows paths; Technical report, Microsoft Technical Report MSR-TR-99-01 (1999)
- [11] T. Ball and J. R. Larus: Efficient path profiling; *Proc. of Annual International Symposium on Microarchitecture*, pp. 46–57 (1996)
- [12] 安江, 菅沼, 小松, 中谷: 動的コンパイラにおける実行時経路情報の構造的収集手法の提案; *Transaction of Information Processing Society of Japan*, Vol. 44, pp. 24–35 (2003)
- [13] G. Ammons and J. R. Larus: Improving data-flow analysis with path profiles; *Proc. of ACM SIGPLAN 1998 Conference on Programming Language Design and Implementation*, pp. 72–84 (1998)
- [14] R. Gupta and M. L. Soffa: Complete removal of redundant expressions; *Proc. of ACM SIGPLAN 1998 Conference on Programming Language Design and Implementation*, pp. 1–14 (1998)
- [15] R. Gupta, D. A. Berson and J. Z. Fang: Path profile guided partial dead code elimination using prediction; *Proc. of International Conference on Parallel Architectures and Compilation Techniques (PACT'97)*, pp. 102–113 (1997)
- [16] R. Gupta, D. A. Berson and J. Z. Fang: Path profile guided partial redundancy elimination using speculation; *Proc. of International Conference on Computer Languages (ICCL'98)*, pp. 230–239 (1998)
- [17] K. Pettis and R. C. Hansen: Profile guided code positioning; *Conference on Programming Language Design and Implementation (PLDI'90)*, pp. 16–27 (1990)
- [18] C. Young and M. D. Smith: Better global scheduling using path profiles; *Proc. of 31st Annual ACM/IEEE International Symposium on Microarchitecture (MICRO-98)*, pp. 115–123 (1998)
- [19] C. Young and M. D. Smith: Static correlated branch prediction; *ACM Transactions on Programming Languages and Systems*, Vol. 21, No. 5, pp. 1028–1075 (1999)
- [20] 中田: コンパイラの構成と最適化, 朝倉出版 (1999)
- [21] 小林, 小川, 岩田, 安藤, 島田: 非数値計算応用向けスレッド・レベル並列処理マルチプロセッサ・アーキテクチャ; *情報処理学会論文誌*, Vol. 42, No. 2, pp. 349–366 (2001)
- [22] SPEC (Standard Performance Evaluation Corporation); <http://www.spec.org/>
- [23] J. Huang: *The SIMulator for Multi-threaded Computer Architecture (SIMCA)*, Release 1.2, (2000); <http://www.cs.umn.edu/research/Agassiz/Tools/SIMCA/>
- [24] T. N. Vijaykumar and G. S. Sohi: Task selection for a multiscalar processor; *Proc. of Annual International Symposium on Microarchitecture*, pp. 81–92 (1998)

著者略歴

おお づ かね みつ
大 津 金 光 (正会員)

1969年10月12日生。1993年東京大学理学部情報科学科卒業，1995年東京大学大学院修士課程修了，1997年東京大学大学院博士課程退学。同年より宇都宮大学工学部助手，2007年より同助教。計算機アーキテクチャおよび並列処理の研究に従事。博士（情報理工学）。FPGA/PLD Design Conference 2002 審査委員特別賞，PDCAT'05 Outstanding Paper Award，IASTED PDCS2002，PDCS2008 Best Paper Award 各受賞。情報処理学会会員。

お がわ ひろ ひと
小 川 大 仁

1984年8月28日生。2007年宇都宮大学工学部情報工学科卒業，2009年同大学院工学研究科情報工学専攻修士課程修了。並列処理向けのプログラムコード生成手法の研究に従事。

よこ た たか し
横 田 隆 史

1960年10月10日生。1983年慶應義塾大学工学部電気工学科卒業，1985年同大学院電気工学専攻修士課程修了。同年三菱電機(株)に入社，中央研究所，先端技術総合研究所，産業システム研究所に所属，主席研究員。1993年12月から1997年3月まで新情報処理開発機構(RWCP)に出向。2001年4月より宇都宮大学工学部助教授，2007年同准教授。計算機アーキテクチャの研究に従事。工学博士。ICCD Outstanding Paper Award (1995)，FPGA/PLD Design Conference 審査委員特別賞 (2002)，PDCAT'05 Outstanding Paper Award (2005)，IASTED PDCS Best Paper Award (2008) 各受賞。情報処理学会，電子情報通信学会，IEEE 各会員。

ば ば たか のぶ
馬 場 敬 信

1947年11月4日生。1970年京都大学工学部数理工学科卒業，1975年同大学院博士課程単位取得退学。同年より電気通信大学助手，講師を経て，現在宇都宮大学大学院工学研究科教授。1982年より1年間メリーランド大学客員教授。計算機アーキテクチャ，並列処理などの研究に従事。工学博士。1992年情報処理学会 Best Author 賞，PDCS2002，PDCS2008 Best Paper Award など受賞。情報処理学会・電子情報通信学会各フェロー，IEEE 会員。著書に「Microprogrammable Parallel Computer」(MIT Press)，「コンピュータアーキテクチャ(改訂2版)」(オーム社)など。