裏面キャリア注入を用いたCMOSイメージセンサへのアイセーフ光検出機能付加

Implementation of Eye-Safe Imaging Capability onto CMOS Image Sensors with Reverse-Carrier-Injection

正会員 徳田 崇[†], 森 大輔^{†*}, 正会員 香川景一郎[†],
布下正宏[†], 正会員 太田 淳[†]

Takashi Tokuda[†], Daisuke Mori[†], Keiichiro Kagawa[†], Masahiro Nunoshita[†] and Jun Ohta[†]

Abstract We propose Si-CMOS image sensors that can detect near infrared (NIR) light, including the eye-safe region (λ : 1.4-2.0 μm). The capability of the sensor to capture visible images remained completely intact. The proposed sensor consisted of a conventional Si complementary metal oxide semiconductor (CMOS) image sensor and a Ge photodiode (PD) array formed underneath a CMOS image sensor. The operation principle for NIR detection was based on photo-carrier injection into the Si-substrate from the Ge PD. A process to form n-regions on the reverse of a fabricated CMOS sensor is also discussed.

キーワード: CMOSイメージセンサ, アイセーフ光, 赤外イメージング, 裏面キャリア注入, 拡散キャリア

1. ま え が き

Siイメージセンサは、可視光～約1.1 μm の近赤外光に感度を持ち、人間には知覚できない0.8～1.1 μm の近赤外波長域を含む。一部のアプリケーションには、この近赤外域を利用して夜間撮影などの機能を実現しているものがある。Siイメージセンサの受光波長の上限をさらに長くできれば、補助的な撮影機能の高度化のほか、光無線LANのようなデータ通信¹⁾への採用、あるいは変調光検波イメージセンサ技術²⁾への応用を期待できる。とりわけ、波長1.4～2.0 μm 程度の赤外光は、人間の目の被曝許容量が高く、アイセーフ光³⁾と呼ばれる。人間の目では見えないとはいえ、波長約1.2 μm 以下の赤外光は大部分が網膜に達するため、人間が存在する空間において、レーザー光など高輝度赤外線を用いた暗視・計測システムを利用することはできない。一方でアイセーフ光は、水晶体等で吸収され網膜には達しないため、レーザーを含む高輝度光源を用いた通信や計測技術を人間の生活空間に持ち込むことが可能になる。例えば、高度道路交通システム (Intelligent Traffic System: ITS) における車種・乗車人数等の検出やホームセキュリティなど、屋外かつ広範囲、しかも多様な外乱光の存在する中では、

強いアイセーフ光を用いた能動的計測が有効である。ただし、Siのみを用いたイメージセンサでアイセーフ光を検出することは原理的に不可能である。感度域の長波長化を実現するためには、Si以外の光電変換材料を導入したデバイスとする必要がある。

現在までに、InGaAs, InSb系を用いたイメージセンサ⁴⁾や、Si LSI回路表面に赤外受光層 (HgCdTeなど) を接合したイメージセンサ^{5) 6)} によるアイセーフイメージングが実現されている。しかしこれらは、あくまで特殊撮像センサであり、高価、かつさまざまな利用上の制約がある。また、これらのセンサは充分な可視光撮像機能をもたない。ITSやホームセキュリティなどの多くの一般用途では、可視光像を同時取得する必要がある。すなわちアイセーフ光のみを検出できる特殊センサを用いる場合には、可視光撮像用Siイメージセンサを併設する必要がある。一方、本研究では、通常のSi CMOSイメージセンサの裏面にアイセーフ検出のための構造を付加することによる、可視光撮像機能を損なわないアイセーフ受光機能実現を提案・検証する。本論文で提案するイメージセンサでは、通常の可視光撮像とアイセーフ検出を一つのセンサで実現できると期待される。提案するデバイス構造では、チップを透過したアイセーフ光をGeフォトリソダイオードアレイで光電変換し、発生した電子をSi CMOSイメージセンサ裏面側から注入する。本研究では、裏面から注入された電子がp型基板の中を拡散し、表面のイメージセンサ画素で検出できることを示す。さらに、本原理による赤外撮像機能を既存のCMOSイメージセンサに適用するために不可欠な裏面電子注入構造 (n型

2005年8月8日受付, 2005年11月22日再受付, 2005年12月8日採録

[†] 奈良先端科学技術大学院大学 物質創成科学研究科

(〒630-0192 奈良県生駒市高山町8916-5, TEL 0743-72-6054)

[†] Graduate School of Materials Science, Nara Institute of Science and Technology

(8916-5 Takayama-cho, Ikoma, Nara, 630-0192, Japan)

*現在, ソニーLSIデザイン株式会社

領域)を、表面のCMOSイメージセンサ回路にダメージを与えずに形成する低温プロセスについて検討した。

2. 裏面電荷注入による撮像機能拡張の原理

現在のほとんどのSiイメージセンサの画素では、光電変換素子としてフォトダイオードが用いられている。画像の取得は、各画素のフォトダイオードで生じたフォトキャリアの量を計測することで実現される。このとき、主としてフォトダイオードの空乏層内で発生したフォトキャリアが検出されるが、空乏層以外で発生したフォトキャリアが拡散によって空乏領域に到達する成分も無視できない。例えば、通常のCMOSプロセスに使用されるp-Si基板であれば、電子の拡散長は $100\mu\text{m}$ のオーダーであるとされる⁷⁾。イメージセンサにおける拡散キャリアは、画質の観点からは解像度低下の要因となるため、一般の可視撮像のみを用途とするイメージセンサにおいては、赤外カットフィルタを導入して基板深部でのキャリア発生を抑制する対策がとられる。しかし一方で、基板深部で発生されたフォトキャリアを積極的に利用、特に波長の長い領域の感度を向上する試みもなされている⁸⁾。また裏面入射型のイメージセンサも、拡散キャリアがその感度に寄与するという点では、広義には拡散キャリアを有効利用しているといえる⁹⁾。

本研究では、拡散キャリアの振舞いに着目し、これを基板深部で発生したフォトキャリアではなく、裏面からキャリアを注入して利用することを提案する。多くのCMOSイメージセンサでは、p-Si基板の中にn型領域を形成したフォトダイオードが用いられている。この場合、裏面から電子を注入すると、その一部が表面近くまで拡散によって到達し、画素のフォトダイオードで検出され得ると期待される。これを利用すると、現行のイメージセンサの裏面のみに加工を施すことで、裏面側から取得イメージを変調することが可能である。

Siは波長 $1.2\mu\text{m}$ 以上の光に対しては透明であり、フォトキャリアは発生しない。したがって、波長 $1.2\mu\text{m}$ 以上の光はSiイメージセンサウェハを透過し、裏面にまで到達する。Ge等の赤外受光層を利用すればこの光によってフォトキャリアを得ることができる。上述の裏面からのキャリア注入と組合せることで、従来のCMOSイメージセンサでは検出できないアイセーフ光の検出機能を、ベースとなるCMOSイメージセンサの撮像機能を完全に維持しつつ付加することができる。と期待できる。

図1に、デバイスの断面構造を示す。簡単のため1画素分の構造を示してある。各パラメータは、計算機シミュレーションに用いた値である。一般のSi CMOSイメージセンサを想定し、基板をp型とし、表面に形成したn型領域とのpn接合を画素フォトダイオードとして用いる構成となっている。p型基板中の少数キャリアは電子であり、裏面からの注入キャリアには必然的に電子を用いることとなる。電子を効率的に注入するために、Si CMOSイメージセンサ裏面

(a)

(b)

図1 本研究で提案する透過アイセーフ光検出機能つきCMOSイメージセンサ

Structure of the proposed CMOS image sensor with eye-safe sensing capability.

には、キャリア注入のためのn型領域を形成する。一方、アイセーフ光を電子に変換するための第二のウェハとして、Geのフォトダイオードアレイを用いる。Geのバンドギャップは 0.66eV である。波長 $1.5\mu\text{m}$ の光に対する吸収係数が $5 \times 10^3 \text{cm}^{-1}$ であり¹⁰⁾、波長 $1.5\mu\text{m}$ 以下であれば入射光の90%以上がGe表面から $5\mu\text{m}$ 以内で吸収される。Geのフォトダイオードアレイウェハは、p-Ge基板中のn型領域アレイという構造になっている。n-Ge領域の幅は $40\mu\text{m}$ であり、深さ $2\mu\text{m}$ の階段接合を想定した。テストデバイス作製上現実的な値とするために、p-Ge基板およびn-Ge領域の不純物密度は $1 \times 10^{17} \text{cm}^{-3}$ と設定した。この条件における空乏層厚さは $0.2\mu\text{m}$ 以下であるが、電子(p-Ge内)および正孔(n-Ge領域内)の拡散長は $10\mu\text{m}$ 以上であると見積もられ(移動度および少数キャリアの寿命^{11) 12)}より算出)、拡散によってフォトキャリアが検出される。前述の光吸収の深さとあわせ、後述のシミュレーションの結果にみられるように、拡散フォトキャリアによってアイセーフ光への感度を得ることができる。Geフォトダイオードのn型領域は、金属バンプを介してSi CMOSイメージセンサ裏面のn型電子注入領域に接続されている。

図1のセンサにおいて、Si CMOSイメージセンサ部の基

板電位はGNDとし、表面のCMOSイメージセンサの動作条件は変更しない。裏面キャリア注入によるアイセーフ光検出機能は、裏面に接合したp-Ge基板に供給するバイアス電圧によって制御される。p-Ge電位がSi CMOSイメージセンサチップの基板電位と同じGNDの場合には、GeフォトダイオードおよびSi CMOSイメージセンサチップ裏面のpn接合はゼロバイアス状態となり、例えばアイセーフ光がGe PDへ入射しても、発生したフォトキャリアがSi CMOSイメージセンサチップへ注入されることはない。非常に強いアイセーフ光が入射した場合、Ge PDには光起電力が生じ、金属バンプで接合されたセンサ裏面n-Si領域の電位は最大数百mV上昇するが、Si CMOSイメージセンサチップ裏面のpn接合にとっては逆バイアスとなる。このため、p-Si基板側への電子の注入はほとんど生じず、Geフォトダイオードのリーク電流としてキャリアの再結合が生じる。

アイセーフ光を検出するためには、p-Ge基板を負にバイアスする。Geフォトダイオードは逆バイアスとなり、Si CMOSイメージセンサチップ裏面の電子注入用pn接合は順バイアスとなる。逆バイアス（抵抗大）のGe pn接合と順バイアス（抵抗小）のSi pn接合が直列接続された状態のため、印加電圧の大半はGe pn接合にかかった状態が維持される。このバイアス状態において、Si CMOSイメージセンサチップを透過したアイセーフ光がGeフォトダイオードに入射すると、発生したフォトキャリアのうち電子がn-Ge領域に移動する。光電流は金属バンプを介して、Siセンサチップ裏面のn-Si領域からp-Si基板へ流れ込む。Si CMOSイメージセンサチップ裏面の電荷注入構造（順バイアスpn接合）においては、n型から電子がp-Si基板内へ、p-Si基板からは正孔がn-Si領域に、再結合しながら拡散する。このうちp-Si基板内に注入された電子は少数キャリアとして、高抵抗で拡散長の大きなp-Si基板中を拡散する。電子の一部は、表面のCMOSイメージセンサ画素のフォトダイオードの空乏層の電界によって、フォトダイオードのn型領域に引き込まれ、表面のCMOSイメージセンサの取得イメージに重畳する形で検出される。

実験による検証に先立って、デバイスシミュレーションによって本原理によるアイセーフ光の検出について検討した。図2(a)に、2次元デバイスシミュレータmediciによって求めた本デバイスの断面方向のポテンシャルダイアグラムを示す。モデル(図1(b))は、Si CMOSイメージセンサを模したSiウェハと、Geフォトダイオードアレイウェハで構成されている。CMOSイメージセンサ画素のモデルとして、表面にn-well/p-sub構造のフォトダイオードを設定した。裏面からの注入電子を効率的に表面のフォトダイオードで検出するためには、p型基板中の電子の拡散長が大きく、基板が薄いほうが有利となる。本モデルでは、一般的なCMOSプロセスに利用される範囲内でキャリア密度の小さなp-Si基板を想定し、基板の厚さはチップの物理的強度の観点から現実的な50 μ mと設定した。表面側フォトダイ

図2 (a) デバイス断面のポテンシャルプロファイルと (b) アイセーフ検出特性(シミュレーション)

Simulated (a) Potential profiles and (b) photocurrent evoked by eye-safe light.

オード構造へは5Vの逆バイアスを、p-Ge基板へは-1Vを印加した場合を想定した。

図2(a)のポテンシャルダイアグラムでは、Geのフォトダイオードに逆バイアスが、Si CMOSイメージセンサ裏面の電子注入領域(pn接合)には、順バイアスがかかっていることがわかる。このモデルデバイスに光が入射した場合について、表面のフォトダイオードで検出される光電流を見積もった(図2(b))。図2(b)の横軸はp-Geウェハに印加した負バイアスである。本シミュレーションでは計算資源の都合により、SiやGeの表面での反射および金属接合電極における遮蔽効果を見逃し、Siで吸収されなかった入射光がすべてGe基板へ入射するとした。図2において奥行き方向の厚さは50 μ mとした。入射光量は $1mW/cm^2 \times 50\mu m$ 角=25nWであり、一方で検出光電流は16.9nA($V=-1$ のとき)であることから、受光感度は0.68A/W相当となる。この値は量子効率に換算すると64%となり、理想的な状況(非常に低いSi基板ドーピング密度、反射および接合電極での遮蔽効果を除外)においては、Geフォトダイオードで検出したアイセーフ光の情報の大半をSiセンサ側へ伝達することが可能であることを示唆している。-500mVより大きな負バイアス下で、入射光量によって決まる光電流が得られると期待される。また、負バイアスの大きさへの依存性は小さく、電流値から光強度を見積もることが可能であると予測される。

図3に、p-Ge基板に印加する電圧を0Vにした場合と-1Vにした場合の分光感度スペクトル(シミュレーション値)を示す。0Vバイアス時にはGeフォトダイオードからの電子

図3 分光感度特性 (シミュレーション)
Simulated responsivity spectrum.

注入はほとんど生じないため、アイセーフ光に対して感度を持たないのに対し、 -1V バイアス時にはGeの吸収スペクトルを反映して約 $1.6\mu\text{m}$ までの光を検出できることがわかる。また、 $50\mu\text{m}$ の厚さのSiでは吸収しきれない波長 $0.8\sim 1.1\mu\text{m}$ についても、裏面に接合したフォトダイオードアレイによる感度増強効果が得られることがわかった。これらのシミュレーションより、透過光によって発生したフォトキャリア (電子) を基板裏面から注入し、表面のCMOSイメージセンサ構造によって検出することが可能であることが確認できた。ただし実際のデバイスは、モデルデバイスと比較して開口率が小さく、複数の界面が存在することによる反射損失などが無視できないため、図2 (b)、図3より感度は小さくなると予想される。

3. 裏面電荷注入によるチップ透過アイセーフ光の検出

チップ透過アイセーフ光の検出について、SiおよびGeのフォトダイオードウェハを用いて実験的に検証した。まずは単一のフォトダイオードを搭載したウェハを用いて、図4のような構造を作製した。すべてのpn接合は、固相拡散源 (東京応化工業 OCD-T1) からのリンの拡散によって形成した。このデバイスの分光感度特性を測定したものを図5に示す。このスペクトルは、暗時電流と光照射時の電流の差分から求めたものである。p-Ge基板へ負バイアスをかけることによって、表のSiフォトダイオードウェハを透過したアイセーフ光が検出できることがわかる。また、シミュレーションによる予測どおり、p-Ge基板へのバイアス電位によって、アイセーフ光の検出機能を制御することも確認できた。ただし、チップ透過アイセーフ光に対する感度は、シミュレーションでの予測値 (図3) と比較して1桁程度小

図4 単一フォトダイオードデバイスの構造
Structure of the single-photodiode test device.

図5 単一フォトダイオードデバイスの分光感度スペクトル
Responsivity spectrum of the single-photodiode test device.

い。原因として、① 注入電荷の再結合による消失、② 表面の配線・電極構造による開口率の低下とウェハ界面における反射損失が考えられる。このうち② 表面の電極および反射損失による損失の効果について概算すると、PDメササイズ 2.1mm 角に対し電極サイズ $\Phi 1.8\text{mm}$ であるため、全入射光束のうち約58%が接合電極によって遮蔽される。残り42%のうち、Si基板表面のフォトダイオードと比較して、Geフォトダイオードに至るまでには、Siの裏面とGe基板表面を透過する必要がある。アイセーフ帯におけるSiおよびGeの屈折率¹³⁾をもとに、接合部の反射率を求めたところ、入射光束のうちGeフォトダイオードに到達することのできる光量は15%以下であると概算された。したがって、図5の分光特性におけるアイセーフ域での感度低下分の大半は、②電極構造による遮蔽と界面反射による損失によるものと考察される。検証のために、バンプ接合でなくワイヤ接合によって、Si基板裏面へ電子注入を行う構造とし、アイセーフ光を直接Geフォトダイオードに入射した場合には、波長 $1.0\mu\text{m}\sim 1.5\mu\text{m}$ の範囲で 0.1A/W 以上の感度が得られた。これは図5における感度の10倍程度であり、感度低下の要因が積層構造による光量低下によるという考察を支持する。

裏面からの電荷注入を利用したアイセーフ光検出では、検出効率だけでなく、アレイにした場合の面内広がりも重要となる。注入された電子は、表面のフォトダイオードの空乏層に達するまではp-Si基板内を拡散する。そのため、ア

図6 フォトダイオードアレイデバイスの構造
Structure of the photodiode array device.

図7 裏面注入キャリアの検出量分布
(Aの直下から注入, Dのエリアは特性不良)
Distribution of the backside-injected electrons.

イセーフ光によって生じたイメージ(注入電子の分布)の分解能は、このp-Si基板内の拡散の程度によってきまる。裏面からの注入キャリアによる検出の分解能を評価するために、Siフォトダイオードアレイウェハを用いて実験を行った。図6に評価に用いたデバイスの構造を示す。このウェハは、表裏に同一の8×8メサ型pn接合アレイを備え、表面側を画素フォトダイオード(検出側、逆バイアス)、裏面側をn型注入領域(順バイアス)として用いた。ダイオードメサのピッチは240μmである。表面側のすべてのフォトダイオードに電流計測のための配線を施し、裏面のn型領域の一つから一定電流を注入した。表面フォトダイオードにおいて検出される電流の分布を図7に示す。微弱電流の計測のため、2×2のダイオードごとに区切り、4×4の領域に分割して計測している。挿入図には、電極の配置を図示した。電流の注入

表1 テストデバイス諸元
Specifications of the test devices.

ウェハ	単一面素デバイス(図4)		PDアレイ(図6)
	Si	Ge	Si
タイプ	P型(1-100Ωcm)	P型(10-50Ωcm)	P型(1-100Ωcm)
研磨	両面	片面	両面
面方位	(100)	(100)	(100)
厚さ	100μm	350μm	100μm
センササイズ	8mm×8mm	10mm×10mm	10mm×18mm
アレイサイズ	-	-	8×8, 240μmピッチ
メササイズ	2.1mm×2.1mm	2.1mm×2.1mm	180μm×180μm
電極サイズ	Φ1.8mm	Φ1.8mm	Φ100μm
電極	Al, 200nm厚	Al, 200nm厚	Al, 200nm厚
n層厚さ	約2μm	約2μm	約2μm

は、Aのフォトダイオードの直下にあるn型注入領域から行った。図7に見られるように、Aの表面フォトダイオードでの検出電流と比較して、隣接領域(B, C)では1/100の電流値となった。なお、Dのフォトダイオード部での比較的大きな電流値は、pn接合のリーク電流が大きかった特性不良も含まれている。図7の計測結果から、2次元方向の解像度が480μmより良いことがわかる。今回のテストデバイスでは(表1)、Siフォトダイオードウェハの厚さを100μmとしたが、実際のデバイスプロセスにおいて、Si CMOSイメージセンサチップの厚さを50μm以下まで薄くすることは現実的に可能であり、裏面入射CMOSイメージセンサでは厚さ10μm以下を実現した例もある⁹⁾。イメージセンサチップの薄化は、解像度向上においてきわめて有効であると考えられる。また一方で、可視撮像用イメージセンサが裏面入射可能なタイプの場合、可視撮像を裏面入射で実現し、アイセーフ光で発生したキャリアのSi CMOSセンサ画素への供給を、CMOSセンサ表面側から行う実装形式も可能である。

4. CMOSイメージセンサへの裏面電子注入領域の形成プロセス

前節までに、Si CMOSイメージセンサの裏面にn型電子注入領域を形成し、Geフォトダイオードアレイと接合することで、Siセンサチップを透過したアイセーフ光に対する感度が得られることを確認した。この技術を現実のCMOSイメージセンサへ適応するためにはプロセス上の課題がある。前節で用いたテストデバイスでは、リンの拡散によってn型電流注入領域を形成した。拡散によるn-Si領域の形成には900℃以上の高温プロセスが必要であるが、CMOSイメージセンサチップはそのような高温には耐えられない。本技術の、既存のCMOSイメージセンサをベースにするというメリットを生かすためには、形成したCMOS回路にダメージを与えることなく、基板裏面にn型電流注入領域を形成する必要がある。

図8 レーザアニールによって形成したn型領域の顕微鏡写真とI-V特性
Micrograph and I-V characteristic of the pn junction formed with laser-anneal process.

図9 レーザアニールによって形成したn型領域からのキャリア注入効率
Detection efficiency of backside-injected electrons via n-region formed with laser-annealed.

本研究では、短波長レーザー光によってp-Siウエハ表面を溶解させることでpn接合を形成する技術¹⁴⁾について検討した。高出力・短波長のレーザー光によって、p-Siウエハ表面を溶解・再結晶させると、高密度のドナー状態が形成され、pn接合を形成することができる。形成されるドナー状態は、酸素に関連した欠陥であると推測されている。このプロセスで形成されたn-Siは多結晶であり、n型領域のドナー密度を制御することも困難だが、本研究における裏面n-Si構造は電子注入を目的とするものであり、pn接合において良好な電子注入が実現できれば、多結晶であること自体は許容できる。ただし実際には、pn接合における多結晶粒界は再結合中心等として電子注入に悪影響を及ぼす可能性が高く、性能の観点からは電子注入領域の結晶性と界面の品質は検討課題となる。本研究では、波長535nmのNd:YAGレーザー光をCMOSイメージセンサのp-Si基板裏面に照射し、n-Si電子注入領域を形成した。レーザーパルスのエネルギーは1.5～2.0mJ/pulse、周波数は20Hz、照射時間は10秒である。図8に、プロセスを施したp-Si基板の裏面およびI-V特性を示す。図8に見られるように、レーザアニールで形成したpn接合は良好な整流性を示すことがわかる。裏面からの注入電子の表面フォトダイオードでの検出効率を評価した。図9に、裏面から100μAの電流を注入し、表面フォトダイオードのI-V特性における電流増大を計測して得た裏面注入キャリアの表面での検出効率を示す。図9より、裏面から注入した電流のうち、10～25%程度が表面フォトダ

図10 実験に使用したCMOSイメージセンサ¹¹⁾
Micrograph of CMOS image sensor used in the present work.

表2 実験に用いたCMOSイメージセンサ諸元¹¹⁾
Specifications of the CMOS image sensor.

プロセス	2 poly, 3 metal, 0.6μm 標準 CMOS
画素数	64×64
画素サイズ	20μm×20μm
センササイズ	1150μm×1150μm
動作電圧	5 V
計測方式	パルス変調方式

図11 検出イメージの裏面キャリア注入による変化(被写体は犬の置物)
Images modulated by backside-injected electrons.

イオードに到達できたことがわかる。

本プロセスによる裏面キャリア注入の効果を評価するために、実際のCMOSイメージセンサを用いた実験を行った。図10のCMOSイメージセンサ¹⁵⁾(諸元は表2)の画素アレイ中央部裏面に、レーザアニールプロセスによって200μm×200μmのキャリア注入領域を形成した。このCMOSイメージセンサを撮像動作させている状態で、裏面のキャリア注入領域から電子注入を行った際に得られたイメージを図11に示す。注入領域を中心として、裏面注入キャリアの検出が確認できた。この結果により、CMOSイメージセンサに本原理によるアイセーフ光検出機能を追加するプロセスとして、レーザアニールによる裏面n-Si領域の形成技術が有効であることが確認できた。ただし現状では、図11の結果が示すように、非常に大きな裏面注入電流が必要である。これは、キャリアの注入効率(図9の結果によれば10～25%)

の低さと、2次元的なキャリア拡散が主要因だと考えられる。図11の裏面からの注入電流値は、Geフォトダイオードで生じる光電流と比較して有意に大きい。今後、Geフォトダイオードでアイセーフ光を光電変換して検出するためには、さらなる注入効率の向上が不可欠であることがわかる。

5. む す び

現状のSi CMOSイメージセンサの撮像機能を完全に維持したまま、チップを透過したアイセーフ光(波長:1.4~2.0 μ m)を検出する技術を提案、実証した。Si CMOSイメージセンサ裏面にn-Si電流注入領域を形成し、これをGeフォトダイオードアレイのn型領域と金属バンプ等で接合することにより、Ge基板で発生したフォトキャリアを拡散電子としてSi CMOSイメージセンサ内に注入、検出する。デバイスシミュレーションおよびディスクリートデバイスによる検証を行い、本原理による透過アイセーフ光の検出が可能であることを実証し、そのOn/Offを、p-Ge基板に印加する電圧で制御できることを確認した。また、プロセスの完了したSi CMOSイメージセンサの回路にダメージを与えることなく、n-Si電子注入構造を形成するための技術として、レーザアニールによるn-Si領域形成技術が有効であることを確認した。レーザアニールプロセスによるn-Si領域を用いた電子注入では、10-25%の検出効率を確認した。実際のSi CMOSイメージセンサでの透過アイセーフ光の検出には至らなかったが、電流源からの電子注入によって、注入パタンの検出を確認し、本研究で提案する裏面キャリア注入による検出メカニズムを実証した。

〔文 献〕

- 1) K. Kagawa, T. Nishimura, T. Hirai, Y. Yamasaki, J. Ohta, M. Nunoshita and K. Watanabe: "Proposal and Preliminary Experiments of Indoor Optical Wireless LAN Based on a CMOS Image Sensor with a High-speed Readout Function Enabling a Low-power Compact Module with Large Downlink Capacity", Trans. Inst. Electron. & Commun. Eng. Jpn. Sect.E **E86-B**, 5, pp.1498-1507 (2003)
- 2) J. Ohta, K. Yamamoto, T. Hirai, K. Kagawa, M. Nunoshita, M. Yamada, Y. Yamasaki, S. Sughishita, K. Watanabe: "An Image Sensor with an In-pixel Demodulation Function for Detecting the Intensity of a Modulated Light Signal", IEEE Trans. Electron Device, **50**, 1, pp.166-72 (2003)
- 3) 日本工業調査会, レーザ製品の放射安全基準 JIS C6802 (1988)
- 4) W. J. Parrish, J. D. Blackwell, and G. T. Kincaid, "High-performance InSb 256 $\times$ 256 Infrared Camera", Proc. SPIE, 1512, pp.274-284 (1991)
- 5) K. Zanio, R. Bean, R. Mattson, P. Vu, and S. Taylor: "HgCdTe on GaAs/Si for Mid-wavelength Infrared Focal Plane Arrays", Appl. Phys. Lett. **56**, 13, pp.1207-1209 (1990)

- 6) R.B.Bailey, L. J. Kozlowski, J. Chen, D.Q. Bui, K. Vural, D.D. Edwall, R.V. Gil, A.B. Vanderwyck, E.R. Gertner, and M.B. Gubala: "256 $\times$ 256 Hybrid HgCdTe Infrared Focal Plane Arrays", IEEE Trans. Electron Device, **38**, 5, pp.1104-1109 (1991)
- 7) A. Moini: "VISION CHIPS", Kluwer Academic Publishers, Norwell, MA (2000)
- 8) G. Meynants, D. Scheffer, B. Dierickx, and A. Alaerts: "A 14 MPixel 36 $\times$ 24 mm² Image Sensor", Proc. SPIE, 5301, pp.168-174 (2005)
- 9) B. Bain, T. Cunningham, S. Nikzad, M. Hoenk, T. Jones, B. Hancock, and C. Wrigley: "A Back-illuminated Megapixel CMOS Image Sensor", Tech. Digest of 2005 IEEE Workshop on CCD and AIS, Kanazawa, Japan, pp.35-38 (2005)
- 10) 米津宏雄, 光通信素子光学, 工学図書, p.322 (1984)
- 11) S.M. Sze: Physics of Semiconductor Devices, 2nd Ed. John Wiley & Sons, p.851 (1981)
- 12) 応用物理学会編, 応用物理データブック, 丸善, p.445 (1994)
- 13) Ed. E. D. Palik: Handbook of Optical Constants of Solids, (Academic Press)
- 14) Y. Mada and N. Inoue: "p-n Junction Formation Using Laser Induced Donors in Silicon", Appl. Phys. Lett., **48**, pp.1205-1207 (1986)
- 15) T. Tokuda, D. Ng, H. Okamoto, K. Kagawa, J. Ohta, and M. Nunoshita: "Wide Dynamic Range Pulse Modulation Image Sensor for On-chip Bioimaging Applications", Tech. Digest of IEEE Sensors, T3L-C-5, Wien (Oct.2004)

徳田 崇 1998年, 京都大学大学院工学研究科博士後期課程修了。1998年, 日本学術振興会特別研究員(PD)。1999年, 奈良先端科学技術大学院大学物質創成科学研究科助手。半導体フォトリソデバイス, 特にバイオイメージングデバイス, ニューロエレクトロニクスデバイスの研究に従事。博士(工学), 正会員。

森 大輔 2003年, 東京理科大学基礎工学部卒業。2005年, 奈良先端科学技術大学院大学物質創成科学研究科博士前期課程修了。現在, ソニーLSIデザイン(株)勤務。

香川景一郎 2001年, 大阪大学大学院工学研究科博士後期課程修了。光コンピューティングの研究に従事。同年, 奈良先端科学技術大学院大学物質創成科学研究科助手。現在, ビジョンチップおよびその応用システムの研究に従事。博士(工学), 正会員。

布下 正宏 1967年, 大阪大学大学院基礎工学研究科修士課程修了。同年, 三菱電機(株)に入社。光機能デバイス, 半導体デバイス, 表示デバイスの研究開発と事業化に従事。1998年, 奈良先端科学技術大学院大学物質創成科学研究科教授。工学博士。

太田 淳 1983年, 東京大学大学院工学研究科修士課程修了。同年, 三菱電機(株)入社。1992~1993年, コロラド大学客員研究員。1998年, 奈良先端科学技術大学院大学物質創成科学研究科助教授。2004年同大学教授。ビジョンチップおよびフォトリソデバイスの研究に従事。博士(工学), 正会員。