オペアンプと集積化したpoly-Siホール素子の磁場応答特性

Magnetic-Field Response Characteristic of poly-Si Hall Device integrated with Operational Amplifier

木村 睦[†], 吉川 朗登[†], 松本 貴明[†], 松田 時宜[†],
小澤 徳郎^{††}, 青木 幸司^{††}, 郭 志徹^{††}

Mutsumi Kimura[†], Akito Yoshikawa[†], Takaaki Matsumoto[†], Tokiyoshi Matsuda[†],
Tokuro Ozawa^{††}, Koji Aoki^{††} and Chih-Che Kuo^{††}

あらまし 磁場センサへ応用することを想定して、オペアンプと集積化したpoly-Siホール素子の磁場応答特性を評価した。ホール素子の磁場感度11.8 mV/Tは、オペアンプで1.14 V/Tまで向上した。Poly-Si TFTのアナログ回路への適用の好例である。

キーワード：オペアンプ，集積化，poly-Siホール素子，磁場応答特性，磁場センサ，感度，アナログ回路

1. ま え が き

薄膜トランジスタ (TFT)¹⁾は、液晶ディスプレイ (LCD)²⁾や有機ELディスプレイ (OLED)³⁾などのフラットパネルディスプレイ (FPD)⁴⁾の駆動素子として、広く用いられている。特に、poly-Si TFT⁵⁾は、高性能でn型とp型トランジスタによる相補回路が作製できるため、FPDの内蔵駆動回路をはじめ各種のデジタル回路を集積化したシステムオンパネル (SOP) の実現が期待されている。いっぽう、FPDから派生して、TFTによるセンシングデバイス⁶⁾の研究がさかんである。FPDとさまざまなセンシングデバイスを同一パネルに作り込めば、マルチインタラクティブデバイスが得られる。もちろんセンシングデバイス単体であっても、リアルタイムエリアセンサなどの新規アプリケーションの可能性が考えられる。センシングデバイスでは、アナログ回路を中心とした増幅回路があれば、センシング感度の向上が見込まれる。

筆者らは、磁場センサへ応用することを想定して、オペアンプと集積化したpoly-Siホール素子の磁場応答特性を評価した。Poly-Siホール素子の磁場感度を、オペアンプの増幅機能で向上させることが可能となる。これまで、poly-Siホール素子による磁場センサの報告はあるものの⁷⁾、オペアンプと集積化されたことはなく、またそのほかのセンシングデバイスに対しても、オペアンプと集積化された例はほとんどない。今回は磁場センサへの適用であるが、より一般的にさまざまなセンシングデバイスに対して、poly-Si TFTがアナログ回路としても応用できることを示している。

2. Poly-Siホール素子とオペアンプ

Poly-Siホール素子を図1(a)に、オペアンプを図1(b)に示す。これらのpoly-Siホール素子とオペアンプを、同一の通常の低温poly-Siプロセスで作製する。まず、ガラス基板に、Si₂H₆の減圧化学気相堆積 (LPCVD) でアモルファスSiを成膜し、XeClのエキシマレーザで結晶化してpoly-Siとし、パターニングしてチャネル領域を作製する。そして、テトラエトキシシラン (TEOS) のプラズマ援用化学気相堆積 (PECVD) でSiO₂を成膜してゲート絶縁膜を作製する。次に、Pイオンをイオンインプランテーションし、低濃度のチャネルドーピングを行う。そして、オペアンプのTFTでは、スパッタで金属膜を製膜し、パターニングしてゲート電極を作製する。次に、poly-Siホール素子では、レジストのみをインプラマスクとしてPイオンを、オペアンプのTFTでは、ゲート電極とレジストをインプラマスクとしてPイオンとBイオンをイオンインプランテーションし、熱活性化して高濃度のソースドレインドーパント領域を作製する。そして、さらにTEOSのPECVDでSiO₂を成膜して相間絶縁膜を製膜してコンタクトホールを開口する。次に、ふたたびスパッタで金属膜を製膜し、パターニングしてソースドレイン電極を作製する。最後に、やはりTEOSのPECVDでSiO₂を成膜して保護膜を作製する。

Poly-Si膜に垂直に磁場を印加すると、poly-Siホール素子のホール電圧の磁場感度⁸⁾は、次式であらわされる。

$$\partial V_H / \partial B = \mu (W/L) V \quad (1)$$

ここで、W/L=1000/4000 μmである。通常のTFTの駆動電圧はV=10 V程度で、せいぜいμ=100 cm²/Vs程度であるので、 $\partial V_H / \partial B = 25 \text{ mV/T}$ 程度となり、非常に小さい。そこで、オペアンプの増幅機能を利用する。

オペアンプの回路を図1(c)に、それを構成するトランジ

2015年3月2日受付，2015年5月9日再受付，2015年5月20日採録

[†] 龍谷大学 理工学部 電子情報学科

(〒520-2194 大津市瀬田大江町横谷1-5, TEL 077-543-7407)

^{††} 株式会社日本エーユー・オプトロニクス研究開発部

(〒105-0014 港区芝3-24-21 三和ビル5階, TEL 03-6414-7388)

(a) Poly-Siホール素子

(b) オペアンプ

(c) オペアンプの回路

	Type	W (μm)	L (μm)	LDD (μm)
M1・M2	p	100	4	n-type: 1 p-type: 0
D1・D2	n	20		
C1	n	100		
B1・B3・B5	p	400		
B2・B4・B6	n	200		

(d) トランジスタの型とサイズ

スタの型とサイズを図1 (d) に示す．Typeは電界効果型トランジスタとしての導電形で，n型またはp型である．Wはゲート幅，Lはゲート長，LDDは低濃度ドープドレイン長であり，n型トランジスタではLDD=1 μm，p型トランジスタではLDD=0 μmのセルフアラインドレイン構造をとる．オペアンプの回路は標準的な構成であるが，poly-Si TFTの特性を考慮し，動作を最適化するための制御電圧 V_{ctrl} を与えることができるようになっている．駆動電圧は $V_{dd}=+8\text{ V}$ と $V_{ss}=-8\text{ V}$ を印加する．オペアンプの入出力特性を図2に示す．差動入力 $V_{in}=V_{in+}-V_{in-}$ と最終段出力 $V_{out}=V_{out3}$ の関係を見ると，制御電圧 $V_{ctrl}=-8\sim-4\text{ V}$ 程度でかなり急峻な特性，具体的には増幅率 $\alpha>100$ 程度が得られている．そこで，poly-Siホール素子のホール電圧を V_{in} に入力し， V_{out} を測定する．

3. 磁場感度

オペアンプと集積化したpoly-Siホール素子を，電磁石により最大1.4 Tまでの磁場を生成できる磁場発生装置による一様な磁場のなかに置き，Bを変化させながら V_H と V_{out} を測定した．Bと V_H と V_{out} の関係を図3に示す．Poly-Siホール素子の電流供給端子に， $V_{I+}=+5\text{ V}$ と $V_{I-}=-5\text{ V}$ を印加

図2 オペアンプの入出力特性

し，ホール電圧 $V_H=V_{H+}-V_{H-}$ を測定すると， $\partial V_H/\partial B=11.8\text{ mV/T}$ となるので，poly-Si膜の $\mu=47.2\text{ cm}^2/\text{Vs}$ と計算される．なお，このときのpoly-Siホール素子を流れる電流は128 μAであり，抵抗値は78.1 kΩである．また， $B=0$ における V_H は，筆者らがホール電圧のオフセット電圧と呼んでいるもので，poly-Si膜中のキャリアのジグザグ経路に起因するものである⁹⁾．いっぽう，オペアンプでは， $\partial V_{out}/\partial B=1.14\text{ V/T}$ となるので，オペアンプの増幅率は $\alpha=96.9$ と計算

図3 Bと V_H と V_{out} の関係

される。直線からのズレはオペアンプの増幅ノイズによるものである。ランダムノイズであるため、オペアンプの内部ノイズによるものと考えられる。特にpoly-Si TFTではチャネル内トラップ準位でのキャリアの捕獲と放出による低周波ノイズがあることが報告されており¹⁰⁾、今後のさらなるセンシング感度の向上のためには何らかの対策が必要となる可能性がある。なお、ここでは、 $V_{ctrl} = -4.2\text{ V}$ としているが、 V_{ctrl} で α だけでなくオペアンプの入力オフセット電圧も変わるため、今回は V_H がプラスのオフセット電圧を持っていたので、オペアンプの入出力特性の動作点をもっとも急峻なところに持っていくためには、この V_{ctrl} にする必要があった。このことは、poly-Siホール素子のみならずオペアンプにおいても、それぞれの磁場センサに対して、動作条件のキャリブレーションが必要であることを示唆している。

4. むすび

磁場センサへ応用することを想定して、オペアンプと集積化したpoly-Siホール素子の磁場応答特性を評価した。ホール素子の磁場感度 11.8 mV/T はオペアンプで 1.14 V/T まで向上した。Poly-Si TFTのアナログ回路への適用の好例である。今回は磁場センサに集積化したが、そのほかのセンシングデバイスははじめあらゆるアプリケーションに適用できるはずである。ただし、入出力の線形性については不十分なところがあり、今後の検討が不可欠である。

謝辞 本研究の一部は、日本エーユー・オプトロニクスとの受託研究、龍谷大学科学技術共同研究センター研究プロジェクト、龍谷大学革新的材料・プロセス研究センターの支援によるものであり、感謝する。

〔文 献〕

- 1) 薄膜材料デバイス研究会：“薄膜トランジスタ”，コロナ社，東京（2008）
- 2) 山崎照彦，川上英昭，堀浩雄，SEMIカラーTFT液晶ディスプレイ改訂版編集委員会：“カラーTFT液晶ディスプレイ（改訂版）”，共立出版，東京（2005）
- 3) 時任静士，安達千波矢，村田英幸：“有機ELディスプレイ”，オーム社，東京（2004）
- 4) 内田龍男，内池平樹：“フラットパネルディスプレイ大事典”，工業

調査会，東京（2001）

- 5) 浦岡行治：“低温ポリシリコン薄膜トランジスタの開発-システムオンパネルをめざしてエレクトロニクス材料・技術シリーズ”，シーエムシー出版，東京（2007）
- 6) M. Kimura, T. Matsuda, S. Noguchi, T. Sakamoto, T. Ozawa, K. Aoki and C.-C. Kuo: "Sensor Application using Thin-Film Devices derived from Display Technologies - Flatpanel Imager, Artificial Retina, Temperature Sensor, etc -", IDW '14, pp.1549-1552 (Dec. 2014)
- 7) F. Le Bihan, E. Carvou, B. Fortin, R. Rogel, A.C. Salaün and O. Bonnaud: "Realization of Polycrystalline Silicon Magnetic Sensors", Sensors and Actuators A: Physical, **88**, 2, pp.133-138 (Feb. 2001)
- 8) A. Yoshikawa, D. Tadokoro, Y. Yamaguchi, T. Matsuda, M. Kimura, T. Ozawa, K. Aoki and C.-C. Kuo: "Magnetic Field Sensitivity of Poly-Si Hall Device improved by High Voltage Application", IMFEDK 2014, pp.86-87 (June 2014)
- 9) Y. Yamaguchi, H. Hashimoto, T. Segawa and M. Kimura: "Analysis of the Hall Effect in Micro Poly-Si Hall Devices and Origin of Offset Voltages", Electrochem. Solid-State Lett., **14**, 6, pp. J26-J29 (Mar. 2011)
- 10) C.A. Dimitriadis, G. Kamarinos and J. Brini: "Model of Low Frequency Noise in Polycrystalline Silicon Thin-Film Transistors", IEEE Electron Device Lett., **22**, 8, pp.381-383 (Aug. 2001)

木村 睦 1991年，京都大学大学院工学研究科物理工学専攻修士課程修了。同年，松下電器産業(株)入社。1995年，セイコーエプソン(株)入社。2003年，龍谷大学理工学部講師。2005年，同大学助教授。2008年，同大学教授。薄膜トランジスタの電気特性解析，シミュレータ開発，新規応用提案などに従事。博士(工学)。

吉川 朗登 2015年，龍谷大学理工学部電子情報学科卒業。Poly-Siホール素子の研究開発に従事。

松本 貴明 2015年，龍谷大学理工学部電子情報学科卒業。IGZOホール素子の研究開発に従事。

松田 時宜 2003年，大阪大学大学院理学研究科宇宙地球科学専攻博士後期課程修了。同年，大阪大学大学院理学研究科教務補佐員・ブラジルサンパウロ州立大学FAPESP博士研究員。2004年，高知工科大学ナノデバイス研究所助教・高知県産業振興センター研究員。2011年，龍谷大学理工学部助教。酸化半導体薄膜・デバイスの研究・評価・開発などに従事。博士(理学)。

小澤 徳郎 1990年，千葉大学工学部画像応用工学科卒業。同年，セイコーエプソン(株)入社。2012年，(株)日本エーユー・オプトロニクス入社。TFT回路設計およびデバイス開発に従事。

青木 幸司 2001年，武蔵工業大学大学院工学研究科電子電子工学専攻修士課程修了。同年，(株)アルプス技研入社。2012年，(株)日本エーユー・オプトロニクス入社。液晶ディスプレイおよびセンサデバイスの研究開発に従事。

郭 志徹 2001年，東京大学大学院工学系研究科精密工学専攻博士課程修了。2002年，TECO Nanotech入社。2010年，AU Optronics入社。2012年，(株)日本エーユー・オプトロニクス転職。2015年，AU Optronics復帰。新規アプリケーションのための革新的デバイスの開発に従事。Ph. D.