テレビ用ローコスト AD/DA コンバーター

松下 孟 史†

ディジタルテレビ等、民生機器のディジタル化を実現するには、ローコストのビデオ用 AD/DA コンバーターが必須である。新構想に基づいたローコスト AD/DA コンバーターの開発について述べ、AD コンバーターモジュールに関しても言及する。

1. ま え が き

オーディオ機器の分野では、すでにコンパクトディスク、PCM デジタルオーディオプロセッサ等、民生機器のディジタル化が実用化され、オーディオ界に大きなインパクトを与えている¹⁾。一方、ビデオ機器の分野では、放送用機器や波形解析装置等、計測機器のディジタル化が進行しているとはいふものの、ディジタルテレビ²⁾等、民生機器のディジタル化に関しては、キーデバイスのひとつである高速 AD/DA コンバーターが高価であるために、展開が阻害されてきた。

今回、新構想に基づき、30 MHz で動作する新直並列形 8 ビット AD コンバーター (CX 20052)³⁾ と、回路構成を簡素化し 100 MHz という高速化を達成した 10 ビット DA コンバーター (CX20051A)⁴⁾ を開発した。これらのコンバーターは汎用のバイポーラ標準プロセスを使用し素子数が大幅に低減できたため歩留りも高く、高速 AD/DA コンバーターのローコスト化への道が開かれたと思われる。

故に開発したコンバーターは放送機器の研究開発技術者、あるいは画像処理関係の技術者に大きな影響を及ぼすものと考えられる。

本文は、コンバーターのローコスト化および精度を従来になく高められた技術に関して述べ、さらに AD コンバーターモジュール (BX 1200) についても言及する。

2. 高速 AD コンバーターの変換方式

2.1 並列形

通常のテレビ信号のディジタル化では、サンプル周波数が 20 MHz で 8 ビットの分解能があれば一応充分な画質が得られると考えられていて⁵⁾、これを扱う AD コンバーターの代表的方式は並列比較である⁶⁾。

並列形 AD コンバーターは図 1 に示すように、 n ビットの場合には $(2^n - 1)$ 個の比較器、 2^n 個の抵抗列とエンコーダーにより構成される。画像処理として例えば 8 ビットを用いる時には 255 個の比較器が必要となる。

この方式では、入力にアナログ信号 V_{in} が印加されると各比較器は瞬時に判定を行い、比較器出力はエンコーダーを通してディジタルコードに変換し出力される。変換時間は比較器の伝搬遅延とセトリング時間によりほぼ決定されるため、高速変換が可能である。

図 1 並列形 AD コンバーターの構成

† ソニー株式会社 半導体事業本部

"Low Cost AD/DA Converters for TV" by Takeshi Matsushita (Semiconductor Group, SONY Corporation, Atsugi)

並列形は上述のように $(2^n - 1)$ 個の比較器が必要のため、高分解能を得ようとして分解能を1ビット増加する毎に約2倍の回路規模になる。10ビット並列形ADコンバーターでは約4万素子という回路規模のLSIになってしまう⁷⁾。

並列形は比較器を並列に並べるだけの簡単なもののように考えられるが、モノリシック化のためには、同性能の比較器およびファレンス用の抵抗をチップ上に広い範囲にわたって精度良く実現しなければならない。このため、パターン設計およびプロセスパラメータの制御にかなりのノウハウが必要とされる。また、基本的に素子数が多いこと、および入力に多数の比較器が並列に接続されることから、消費電力と入力容量が大きくなる⁸⁾。

故に、並列形ADコンバーターの低消費電力化等の高性能化を図るには、先端の微細加工技術が必須条件となる。微細加工技術を支える各種の装置は高価であり、必然的に並列形ADコンバーターは高価なものになる。

2.2 直並列形

直並列形ADコンバーターは図2に示すようにAD変換を2段に分割して行う方式であり、8ビットの例で示すと、サンプルホールド(S/H)回路にてホールドされたアナログ入力信号のレベルは、まず最初の並列形4ビットADコンバーターで変換され上位4ビットのデジタル出力を得る。同時に、このデジタル出力はDA変換されアナログ信号に戻し、この上位4ビットに相当するアナログ信号と、入力でホールドされたレベルとの差を次段の並列形4ビットADコンバーターでAD変換し、下位の4ビットのデジタル出力を得る。

この方式では、比較器の数は $(2^4 - 1) \times 2 = 30$ 個で済むため、8ビット並列形と比較して回路規模は極端に縮小する。しかしながら、この方式は上位、下位に分けて2回のAD変換を行うことから変換時間が長

図2 直並列形8ビットADコンバーターの構成

図3 新直並列形8ビットADコンバーターの構成

くなること、下位ビット変換時に入力アナログ信号のレベルが変動しないようにS/H回路が必要になること、また図2に示した4ビットDAコンバーターと減算器は共に8ビット相当の精度が必要であること等が欠点となる。

高精度の減算器をモノリシック化することが容易でないため、いままで直並列形では7ビットがモノリシック化されたにすぎない⁸⁾。

2.3 新直並列形

新直並列形ADコンバーターは、基本的には前項の直並列形と同様に上位、下位ビットに分けてAD変換を行い比較器の減少を図ったものであるが、図3に示すように、DAコンバーターと減算器を必要としないことがこの方式の最大の特長である。すなわちS/H回路でホールドされた入力レベルは、まず上位4ビットAD変換されるが、上位エンコーダーからCTL信号が出て下位ADコンバーターを動作させるのがこの方式である。

基本動作原理をわかりやすく説明するため、図4に示すように上位2ビット、下位2ビットの計4ビットの場合で示すと、回路は上位下位それぞれ3個の比較器、 $S_1 \sim S_4$ のスイッチ列、16分割された1本から構成された抵抗列およびエンコーダーにより構成される。

S/H回路によりホールドされた入力レベル V_{in} は上位比較器により $V_{ref}(T) \sim V_1$, $V_1 \sim V_2$, $V_2 \sim V_3$, $V_3 \sim V_{ref}(B)$ のどのレベルにあるか判定される。判定結果は上位エンコーダーを介して上位2ビットのデジタル出力に変換される。同時に V_{in} のレベルに従って $S_1 \sim S_4$ のスイッチ列の1列がオンされる。スイッチオンにより下位比較器にリファレンス電圧が与えられ、 $(V_{ref}/4)$ の間で細かい比較判定が行われ、下位エンコーダーを通して下位2ビットの出力を得る。

図 4 新直並列形動作原理 (4ビットの場合)

この方式は、抵抗ストリングとして上位と下位に共に同じものを使用するので単調性が確保できる。さらに、この方式では比較器の数が少ないので、比較器の入力バイアス電流が少なく、直線性誤差が小さくなる。また入力容量も比較器の数が少ないため小さくなるという利点がある。

3. 新直並列形 8 ビット AD コンバーター

新直並列形を採用した 8 ビット AD コンバーター (CX 20052) のブロック図を図 5 に示す。S/H 回路でホールドされた入力レベル V_{in} が 21 ピンに与えられ、そこで上位 4 ビット分の AD 変換がなされる。引き続き入力レベルはマトリクス回路に加えられ、マ

トリクス回路を経て下位比較器によって下位 4 ビット分が AD 変換される。比較器に後続のエンコーダー、出力バッファを通してデジタル出力が得られる。

CX 20052 のマトリクス回路を構成するスイッチブロックは、下位比較器の初段部分を兼ねた差動アンプになっていて、わずか 3 個のトランジスタで構成している。故に、マトリクス回路は 8 ビットの場合には 720 個で構成できる。

一方、並列形 8 ビットの場合には、255 個の比較器で構成されるので、比較器が仮りに 20 素子で構成できるとしても 5100 素子数が必要となる。マトリクス

部では抵抗ストリングと比較器とを密接に配置し、かつ抵抗ストリングの精度を得るように工夫しないが、直並列形では素子数が並列形と比べて約 1/7 となり、パターン配置が極めて容易であり、また抵抗ストリングの線幅は並列形と異なり全体にわたって同一にできる。このため抵抗ストリングのエッチング幅のばらつきが精度に影響を及ぼさず、プロセスが変動しても精度は十分に確保できる。

CX 20052 は、新直並列方式の採用により 8 ビットにおいてもわずか 2300 素子で構成でき、従来の並列形 8 ビット AD コンバーター (約 17000 素子)⁶⁾ に比較して 1/7 になったため、先端の微細加工技術は必ずしも用いる必要はなくなった。ただし CX 20052 は外部

※ 端子の補足説明

- ・ V_{REFB} , $V_{REFADJ1}$, $V_{REFADJ2}$, $V_{REFADJ3}$: レジスタストリングの補正端子。通常はオープンにしておくが、必要に応じて、抵抗を介し、GNDまたは V_{REFB} に接続する。
- ・ V_{REFB} , $V_{REFADJ1}$, $V_{REFADJ2}$, $V_{REFADJ3}$: 上位および下位の基準電圧を与える端子。通常の使用法は、 $V_{REFB} = GND$, $V_{REFADJ1} = -2.0V$

図 5 CX 20052 のブロック図

得るようにし、またローコスト化するため、上位4ビットデコーダの回路構成を工夫し⁴⁾、820素子にまとめることができた。

5. ウエハープロセスと特性

上述した AD/DA コンバータは、それぞれ 2300、820 素子という少ない素子数で構成できるので、先端の微細加工技術を必ずしも用いる必要はない。今回ローコストを第 1 目標とし、汎用の 5 μ m ルールによるバイポーラ標準プロセス⁹⁾を用いて CX 20052 と CX 20051A を開発した。両 IC とも ECL 構成をとり 1.5 GHz の f_T を有する *npn* トランジスタと抵抗のみで設計されていて、2 層配線を使用している。

CX 20052 の抵抗ストリングは、精度を上げるため $35\text{ }\mu\text{m}$ の幅の Al 線を用いている。比較器を構成する 2 対のトランジスタのエミッターサイズは、ベース・エミッター間電圧差 (ΔV_{BE}) のばらつきを小さくし、比較器のオフセット電圧を小さくするため $10\times 10\text{ }\mu\text{m}^2$ を用いた。ウエハプロセスは 10 枚という少ないマスク数ですみ、チップサイズも CX 20052 では $3.95\times 5.35\text{ mm}^2$ 、CX 20051A は $2.6\times 3.06\text{ mm}^2$ という小さなサイズになった。CX 20052 のチップを写真 1 に示す。

CX 20052 の特性は、表 1 に示すように -5V 単一電源で分解能 8 ビット、最高動作クロック周波数 30 MHz、入力容量 100 pF、消費電力 700 mW、DG・DP は写真 2 に示すようにそれぞれ 0.7%、 0.3° という良好な値を得ている。

CX 20051 A の特性も、表 2 に示すように $-5V$ 単

写真 1 CX 20052 のチップ写真

写真 2
CX20052 の DG(上)
と DP(下)
(ビデオ信号: 40IRE,
MOD, RAMP,
クロック周波数:
20 MHz)

表 1 CX20052(AD コンバーター)の特性

分解能 8ビット	電源電圧 $-0.5V$
直線性誤差 $\pm 1/2LSB$ 以内	消費電力 700mW
最高動作クロック周波数 30MHz	素子数 2,300
クロックレベル } ECLコンパチブル	チップサイズ 3.95×5.35 mm
A-D出力レベル } ECLコンパチブル	パッケージ 28ピンDIPモールド
入力容量 100pF	DG 0.7%
アナログ入力電圧範囲 $0 \sim -2.0V^*$	DP 0.3°

*アナログ入力電圧とデジタル出力コードとの対応 (アナログ入力 $-2.0V$ フルスケール)

ステップ	アナログ入力電圧	デジタル出力コード
0 0 0	0.0000 V	MSB LSB 1 1 1 1 1 1 1 1
⋮	⋮	⋮
1 2 7	0.9996 V	1 0 0 0 0 0 0 0
1 2 8	1.0039 V	0 1 1 1 1 1 1 1
1 2 9	1.0118 V	0 1 1 1 1 1 1 0
⋮	⋮	⋮
2 5 5	2.0000 V	0 0 0 0 0 0 0 0

表 2 CX20051A(DA コンバーター)の特性

分解能 10ビット	電源電圧 $-5.0V$
微分直線性誤差 $\pm 0.8LSB$ 以内	消費電力 550mW
最高動作クロック周波数 100MHz	素子数 820
クロックレベル } ECLコンパチブル	チップサイズ 3.06×2.06mm
D-A入力レベル } ECLコンパチブル	パッケージ 28ピンDIPモールド
出力インピーダンス 62Ω	DG 0.7%
標準アナログ出力電圧範囲 $0 \sim -1.0V^*$	DP 0.2°

*デジタル入力コードとアナログ出力電圧との対応 (アナログ出力 $-1.0V$ フルスケールの場合)

ステップ	デジタル入力コード	アナログ出力電圧
	MSB LSB	
0 0 0 0	1 1 1 1 1 1 1 1	$-0.003 V$
⋮	⋮	⋮
0 5 1 1	1 0 0 0 0 0 0 0	$-0.503 V$
0 5 1 2	0 1 1 1 1 1 1 1	$-0.504 V$
0 5 1 3	0 1 1 1 1 1 1 0	$-0.505 V$
⋮	⋮	⋮
0 2 3	0 0 0 0 0 0 0 0	$1.003 V$

写真 3 D-A コンバーター CX 20051A の DG(上)と
DP(下) (クロック周波数: 14.3 MHz)

一電源で分解能 10 ビット, 最高動作クロック周波数 100 MHz, 出力インピーダンス 62Ω, 消費電力 550 mW, DG・DP は写真 3 に示すように, それぞれ 0.7 %, 0.2° である。

6. AD コンバーターの応用例

CX20052 は並列形 AD コンバーターと異なり, 外部に S/H 回路を必要とする。S/H 回路は一般に難しい回路であると考えられているが, 30 MHz 程度の

図 7 CX 20052 の応用回路例

S/H 回路は、図 7 に示すようにスイッチ部をダイオードリングで構成されたものを用いれば、比較的簡単に、かつローコストでできる。

CX20052 を実際に使用するには、S/H 回路の波形とクロックおよび AD 出力波形のタイミングが重要であり、S/H 回路のアキュジションタイム等を充分考慮したうえでタイミングを設定する必要がある。

図 7 の応用回路をモジュールにまとめた BX 1200 がある。BX 1200 は電源電圧が±5V、消費電力 1.6 W、30 ピン(縦 54 mm、横 77 mm、高さ 15 mm)である。

新直並列形 AD コンバーターは、S/H 回路を必要とするのがひとつの欠点とされているが、チップサイズが 1.5×2 mm²、消費電力が 500 mW、サンプリング周波数が 40 MHz の S/H モノリシック IC が開発された¹⁰⁾。したがって、近い将来 S/H 回路と新直並列形 AD コンバーターが 1 チップ化され、さらにローコスト化が進展するものと予測される。

一方、S/H 回路が存在すると AD コンバーターに入る入力信号のスルーレートが減少するので、より高いアナログ入力周波信号を扱うことができるようになり、最近脚光を浴びつつある高品位テレビ¹¹⁾等へ応用されていくものと考えられる。

8. む す び

本文では、新直並列形 AD コンバーターと、回路規模を縮小し回路を簡素化した DA コンバーターの開発について述べた。両コンバーターとも素子数が大幅に減少した結果、先端の微細加工技術を用いることなく、汎用のバイポーラプロセスで、チップサイズが小さくかつ高歩留りのものが達成でき、ローコスト化が実現された。

またローコスト AD コンバーターは、外部回路を含めてモジュール化もされ、AD コンバーターの応用技術者の注目を浴びると思われる。これらの成果によりデジタルテレビ等、民生機器のデジタル化が到来する時期がより近づいたように考えられる。

新直並列形 AD コンバーターは今回は汎用プロセスで行ったが、最先端の微細加工技術を駆使すれば、9、10 ビット等、多ビット化が容易に実現され、また消費電力も上で述べた値の数分の 1 になるであろう。故に、新直並列形 AD コンバーターは、テレビカメラを含めたトータルテレビジョンシステムのデジタル化に大きく貢献するものと期待している。

終りに、本執筆に関し種々の御援助をいただいた川島混成集積回路事業部長、青木 IC 設計部長、竹田係

長他、関連諸氏に深謝します。 (昭和58年2月7日受付)

[参 考 文 献]

- 1) 十楚博美: “ディジタル・オーディオのしくみと特徴”, 電子技術, **24**, 3, pp.23-28 (1982)
- 2) T. Fischer: “Digital VLSI Breeds Next-Generation TV Receivers”, Electronics, **54**, 16, pp. 97-103 (Aug. 11, 1981)
- 3) T. Sekino, M. Takeda and K. koma: “A Monolithic 8-Bit Two-step Parallel ADC without DAC and Subtractor Circuits”, IEEE ISSCC Digest of Technical Papers, pp. 46-47 (1982)
- 4) 岩佐優, 竹田仁: “ビデオ用10ビットD/Aコンバータ”, 信学会技術研究報告, **82**, 13, pp.1-8 (1982)
- 5) 森下政信: “ディジタルカメラ”, テレビ誌, **36**, 1, pp. 30-33 (1982)
- 6) J. G. Peterson: “A Monolithic Video A/D Converter”, IEEE J., **SC-14**, 6, pp.932-937 (1979)
- 7) 井上道弘, 竹本豊樹: “高速10ビットA-Dコンバータ”, 電子材料, **21**, 12, pp.53-58 (1982)
- 8) R. J. van De Plassche and R. E. J. Van Der Grift: “A High-Speed 7 Bit A/D Converter”, IEEE J., **SC-14**, 6, pp. 938-943 (1979)
- 9) Y. Ueki, T. Tsuyuki, I. Nakamura, T. Inoue and M. Miyake: “Custom Design Oriented High Performance Bipolar Linear LSI Technology”, Proc. Custom Integrated Circuit Conf., pp.92-93 (May, 1980)
- 10) K. Tanaka, F. Ishikawa K. Abe and K. Koma: “A 40 MHz Monolithic Sample and Hold IC”, IEEE ISSCC Digest of Technical Papers, pp.190-191 (1983)
- 11) 二宮佑一: “高品位テレビジョン用ADコンバーター”, テレビ誌, **35**, 2, pp.129-135 (1981)