シリアルデジタルビデオインタフェース用 チップセットの開発

正会員 中村和彦[†], 神野一平[†], 正会員 妹尾孝憲[†]

A Chip Set for Serial Digital Video Interface

Kazuhiko Nakamura[†], Ippei Kan-no[†] and Takanori Senoo[†]

Abstract We developed a chip set consisting of two analog ICs and two digital LSIs for serial transmission of digital video signals. It includes analog FIR filters as a part of an automatic cable equalizer that allows digital video signals to be transmitted through a coaxial cable. This chip set can transmit and receive composite NTSC/PAL, component 525/625, and wide component 525/625 digital video signals. It also includes multiplexing/demultiplexing functions for 24-bit audio and Error Detection and Handling (EDH) packets. With this chip set total digital broadcasting systems can easily be constructed.

1. ま え が き

近年、スタジオ用 AV 機器においては、VTR 等に見られるように急速にデジタル化が進行している。画像品質・信頼性・保守性のさらなる向上のため、機器間の信号伝送、さらには放送局内のすべての伝送系までも含めたかたちでのトータルデジタルシステムの構築が進みつつある。

このような背景を受けて、SMPTE においても、10 ビットの平行デジタルビデオ信号をビットシリアルに変換してスクランブルド NRZI 符号として伝送する、シリアルデジタルビデオインタフェースの規格化作業が急ピッチで行われている。デジタルビデオ信号伝送に関してはすでに規格化作業が終了し¹⁾²⁾、音声信号・音声制御データの多重化方式³⁾および、EDH (Error Detection and Handling) と呼ばれ

る伝送誤りの検出方式⁴⁾についても、ほぼ規格化作業が終了しつつある。このシリアルデジタルビデオインタフェースを使用すれば、コンポジットまたはコンポーネントのデジタルビデオ信号と、4 チャンネルの 24 ビットデジタル音声信号等の補助データを、1 本の同軸ケーブルで伝送することができる。従来のビット平行方式でのデジタルビデオ信号のインタフェースは、伝送距離が 50 m と短い、コネクタが大きい、音声等の多重化ができない（コンポジットの場合）等の問題があり、今後、シリアル方式のデジタルビデオインタフェースに移行していくものと思われる。

今回、このシリアルデジタルビデオインタフェースを低コストかつ小スペースにて実現するために、2 つのアナログバイポーラ IC と 2 つのデジタル CMOS ゲートアレイからなる、シリアルデジタル

キーワード：デジタルビデオ信号、シリアル伝送、波形等化、多重化

1993 年 3 月 5 日受付、1993 年 7 月 26 日最終受付

[†] 松下電器産業株式会社 映像音響研究センター映像研究所 (〒540 大阪府大阪市中央区城見 2-1-61, TEL 06-947-0505)

^{††} Image Technology Research Laboratory, Audio and Video Research Center, Matsushita Electric Industrial Co., Ltd. (2-1-61, Shiromi, Chuo-Ku, Osaka 540, Japan)

ビデオインタフェース用チップセットを開発した。本チップセットではアナログ FIR フィルタを使用した波形等化回路を内蔵し、同軸ケーブルの伝送損失を自動補償する。また、24 ビットデジタル音声信号等の補助データの多重化および分離機能も内蔵した。

このチップセットの使用により、スタジオ用デジタル AV 機器へのシリアルデジタルビデオインタフェースの組み込みが低コストにて可能となり、トータルデジタルシステムの構築が容易になる。

2. シリアルデジタルビデオインタフェース

SMPTE により規格化されたシリアルデジタルビデオインタフェースのフォーマット概要を表 1 に示す。コンポーネント信号に対しては、SMPTE 125 M⁵⁾で規定されているパラレルデジタルビデオ信号において、すでに EAV (End of Active Video), SAV (Start of Active Video) の同期信号が付加されていることから、パラレル信号をそのままシリアルに変換し、スクランブル後 NRZI 符号に変換して伝送する。一方、コンポジット信号に対しては、パラレル信号に同期信号が付加されていないことから、各ラインの水平ブランキング期間に TRS (Timing Reference Signal) と呼ばれる“3 FFh”, “000 h”, “000 h”, “000 h”の 4 ワードとライン番号 ID からなる同期信号を付加した後、シリアルに変換する。受信側においては、EAV, SAV, または TRS からワード同期を回復する。チャンネルコーディングの多項式は次式のとおりである。

$$G(X)=(X^9+X^4+1)(X+1) \quad (1)$$

表 1 シリアル伝送規格の概要
Specification of serial digital video interface.

ディジタルビデオ信号	コンポジット NTSC	コンポジット PAL	コンポーネント 525/625	ワイド * コンポーネント 525/625
伝送レート (Mb/s)	143.18	177.34	270.0	360.0
チャンネルコーディング	スクランブルド NRZI $G=(X^9+X^4+1)(X+1)$			
同期ワード	3 FF, 000, 000, 000		3 FF, 000, 000	
補助データヘッダ	3 FC		000, 3 FF, 3 FF	
信号振幅	800 mV±10% (送信側, 75 Ω 終端時)			
DCオフセット	0.0 V±0.5 V (信号中央値)			
ジッタ	±0.25 ns 以下 (立ち上がりエッジ)			

* SMPTE 259 M には現在含まれていない。

伝送路はアナログビデオ信号の伝送に用いられている 75 Ω 同軸ケーブルの使用を前提としており、75 Ω 終端にて 800 mVpp $\pm$ 10%の振幅を規定している。

3. チップセットの詳細

今回開発したシリアルデジタルビデオインタフェース用チップセットのブロック図を図 1 に、また、仕様を表 2 に示す。本チップセットはパラレル/シリアル変換と同軸ケーブル駆動を行うドライバ IC、伝送後の信号の波形等化とシリアル/パラレル変換を行うレシーバ IC の 2 つのアナログバイポーラ IC と、送信側にて音声信号等の多重化を行うエンコーダ LSI、受信側にて音声信号等の分離を行うデコーダ LSI の 2 つのデジタル CMOS ゲートアレイからなり、コ

図 1 チップセットのブロック図
Block diagram of chip set.

表 2 チップセット仕様
Specifications of chip set.

	エンコーダ LSI	デコーダ LSI	ドライバ IC	レシーバ IC
機能	音声等多重化	音声等分離	P/S, ケーブル駆動	EQ, S/P
プロセス	0.8 μ m CMOS	0.8 μ m CMOS	1.0 μ m バイポーラ	1.0 μ m バイポーラ
素子数	約 39000 ゲート	約 40000 ゲート	約 4100 素子	約 4600 素子
消費電力	約 700 mW	約 800 mW	約 550 mW	約 750 mW
パッケージ	160 pin PQFP	160 pin PQFP	68 pin CQFP	68 pin CQFP

図 2 5C2V 同軸ケーブル, 波形等化回路およびトータルでの振幅特性
Amplitude characteristics of coaxial cable, equalizer, and total.

図 3 5C2V 同軸ケーブル, 波形等化回路およびトータルでの位相特性
Phase characteristics of coaxial cable, equalizer, and total.

ンポジット NTSC/PAL, コンポーネント 525/625, 18 MHz サンプリングのワイドコンポーネント 525/625 の 6 種類のビデオ信号に対応している. このため, ドライバ, レシーバ両 IC は 143~360 Mb/s の広帯域の信号に対応する必要がある, 内部回路の差動化を行っている. また, PAL については, VCO 自体の発振周波数の変化幅が大きくなならないよう, コンポーネント/ワイドコンポーネント時には VCO の原発振そのものを用い, コンポジット NTSC/PAL 時には VCO の原発振を 1/2 に分周して用いている.

3.1 FIR フィルタによる波形等化

同軸ケーブルによるシリアル伝送を行うにあたっては, 同軸ケーブルによる伝送損失を補償する必要がある. 無ひずみでの伝送を行うための条件は, 信号帯域内での振幅周波数特性が一定で, かつ位相周波数特性が周波数に比例すること (群遅延一定) である. 本チッ

プセットでは, このための受信側における波形等化をアナログ FIR フィルタを用いて実現した.

同軸ケーブルの減衰定数 α および位相定数 β は一般に次式にて与えられる⁶⁾.

$$\alpha = K_1 f^{1/2} + K_2 f \quad (2)$$

$$\beta = f(K_3 + K_4 f^{-1/2})^{1/2} \quad (3)$$

ただし, f : 周波数

K_1, K_2, K_3, K_4 : 定数

図 2 に, 上式から計算したケーブル長 100 m, 200 m, 300 m の 5C2V 同軸ケーブルの振幅周波数特性を示した. 同図には FIR フィルタおよび, トータルでの振幅周波数特性の計算値をあわせて示した. 上記計算においては, FIR フィルタの遅延器の遅延時間を一定として, 同軸ケーブルのケーブル長に対して各々タップ係数のみ最適値に設定している. 同様に図 3 は, 5C2V 同軸ケーブル, FIR フィルタおよびト

図 4 アナログ FIR フィルタを用いた波形等化回路のブロック図
Block diagram of equalizer with analog FIR filter.

(a) 送信波形

(b) 5 C 2 V 同軸ケーブル 300 m 伝送後の波形

(c) 等化後のアイパターン

写真 1 アイパターン (コンポジット NTSC 信号)
Eye patterns. (Composite NTSC)

(a) Original waveform, (b) Waveform transmitted through 300 m coaxial cable, (c) Eye pattern after equalization.

ータルでの位相周波数特性の計算結果を示している。図 2 の各ケーブル長に対するタップ係数において、位相周波数特性の直線位相からのずれをプロットした。両図から、FIR フィルタによって伝送損失が大幅に改善できることがわかる。

図 4 にアナログ FIR フィルタを用いた波形等化回路の構成を示す。FIR フィルタをアナログ回路で構成し、遅延器は利得 1 の広帯域増幅器を縦列接続することによって実現した。1 段の FIR フィルタで数百

m までの同軸ケーブルの伝送損失を補償しようとすると、フィルタ特性の制御感度が高くなりすぎるために制御が難しくなる。そこで、FIR フィルタ 2 段の構成とした。

振幅平坦度検出回路にて波形等化回路出力信号の振幅周波数特性のアンバランスが検出され、これに応じて 2 段の FIR フィルタのタップ係数が同時に制御されることにより、ケーブル長に応じて自動的に波形等化が行われる。この際、全体としての信号振幅は低下

図 5 音声 packets 構成
Audio packet structure.

するので、オートゲインコントロール (AGC) 広帯域増幅器により所定の振幅となるようケーブル長に応じて自動的に調整される。波形等化回路内に 2 重の制御ループが存在することになるが、振幅特性を平坦にする等化特性制御ループの応答速度を広帯域 AGC ループの応答速度より高速に設定することで、ハンチング等の不安定動作を回避している。

実際に本 FIR フィルタ回路によりコンポジット NTSC デジタルビデオ信号の 5 C 2 V 同軸ケーブルによる伝送を行った場合の、アイパターンを写真 1 に示す。伝送レートは 143 Mb/s である。送信信号波形を (a) に、5 C 2 V 同軸ケーブル 300 m 伝送後の信号を (b) に、自動波形等化回路による等化後のアイパターンを (c) に示した。自動波形等化回路によって十分な開口率が得られており、アナログ FIR フィルタによる自動波形等化の有効性が確認できた。

3.2 音声の多重化

シリアルデジタルビデオインタフェースでは、4 チャンネルのデジタル音声信号をビデオ信号に多重化して伝送可能である。AES/EBU オーディオインタフェースで伝送可能な 24 ビットの音声データおよびフラグを、図 5 に示すような 20 ビット音声データと C, U, V, Z の各フラグからなる packet (音声 packet) と、図 6 に示すようなオキジャリに相当する

図 6 音声オキジャリ packet 構成
Audio auxiliary packet structure.

図 7 音声多重化回路のブロック図
Block diagram of audio multiplexer.

4 ビットの音声データからなる packet (拡張 packet) との 2 つの packet に分けて、デジタルビデオ信号の水平ブランキング期間に多重化する。

本チップセットでは、このための音声多重化回路をチップ内にすべて内蔵した。本チップセットの音声多重化回路のブロック図を図 7 に示す。音声信号はビデオ信号の水平ブランキング期間のみに多重化できるため、時間軸調整が必要となる。特に 24 ビットの音声信号データを多重化する場合、コンポジットデジタルビデオ信号の水平ブランキング期間の長さが短いた

め、ビデオ信号の1ラインには12サンプル、すなわち、4チャンネルの音声信号の多重化を行う場合には、チャンネル当たり3サンプルの音声信号データしか多重化できない。この値は、1ライン当たりの実際の音声信号サンプル数よりも小さく、したがって、通常の映像ラインで伝送できなかった音声信号サンプルを垂直ブランキング期間にまとめて伝送する必要がある。垂直ブランキング期間にまとめて伝送する音声信号のサンプル数は、コンポジット NTSC の場合で音声信号1チャンネル当たり約46サンプル、コンポジット PAL の場合で同約51サンプルになる。このために、本チップセットのエンコーダ LSI およびデコーダ LSI には、各々28ビット×256ワードのバッファ RAM を内蔵しており、音声1チャンネルあたり64サンプルの音声信号データの時間軸補正が可能である。

本チップセットでは、このバッファ RAM を20ビット音声と C, U, V, Z の各フラグからなる24ビット幅の音声 packets 用バッファ RAM と、オキジャリに相当する4ビット幅の拡張 packets 用のバッファ RAM に分割し、音声信号の伝送に対応している。特にエンコーダ LSI においては、拡張 packets の多重化時にビデオクロックでの高速読出しが必要になるので、3ポート RAM を使用し2つのポートで交互に読出しを行っている。

また、ビデオ信号と音声信号の同期をとるために、音声フレーム周期毎にバッファ RAM のリードアドレスとライトアドレスを比較し、このアドレス差が所定の値となるようリードアドレスを制御している。さらに、このアドレス差の設定値を外部より指定することにより、音声信号の遅延時間を可変可能としている。

シリアルディジタルビデオインタフェースでは、音声4チャンネル毎に1つのグループを構成する。コンポジットビデオ信号では、水平ブランキング期間が短く音声信号は1グループ(4チャンネル)しか多重化できないが、コンポーネントビデオ信号では水平ブランキング期間のデータ容量が大きいので、さらに多くの音声信号を伝送可能である。これに対応するため、本チップセットではエンコーダ LSI およびデコーダ LSI の複数個使用によって、最大4グループ(計16チャンネル)を多重化できる。すなわち、送信側では複数のエンコーダ LSI を縦列接続し、最初のエンコーダ LSI によって、第一のグループの音声信号を多重化し、以降のエンコーダ LSI では、直前のエンコーダ LSI によって多重化された音声 packets のすぐあ

図 8 EDH 計算範囲
Location of samples included in EDH calculation.

とに次のグループの音声 packets を付け加える形で多重化が可能である。

また、各々の音声信号のグループに対し、グループ内各チャンネルの有効/無効フラグ、サンプリング周波数、音声フレーム、ビデオ信号のディレイ量等を示す音声制御データの多重化にも対応した。

3.3 EDH

シリアルディジタルビデオインタフェースでは、伝送エラーの監視のために、図8に示すように、1フィールド間の補助データを含めた全データの CRCC および、1フィールド間のアクティブビデオ領域のみのデータの CRCC を送信側にて計算し EDH packets として伝送する。CRCC の生成多項式は

$$C(X) = X^{16} + X^{12} + X^5 + 1 \quad (4)$$

である。本チップセットでは、エンコーダ LSI およびデコーダ LSI に並列処理 CRCC 計算回路を各々2回路内蔵し、伝送エラーの監視に対応した。

3.4 並列処理スクランブル

通常、チャンネルコーディングのためのスクランブル・デスクランブルは、パラレルデータをシリアルに変換した後に行われる。しかしこの場合、スクランブル・デスクランブル回路を、回路増加に対する消費電力増加の大きいバイポーラ IC 側に設けなければならないため、チップセット全体としての消費電力が増大してしまう。そこで、本チップセットでは、並列処理によるスクランブル・デスクランブル回路および、受信側でのワード同期回路を CMOS LSI 側に内蔵した。したがって、アナログ回路と最小限のロジック回路のみをバイポーラ IC 側で受け持つことになり、チップセット全体としての消費電力を低減できた。

4. む す び

スタジオ規格ディジタルビデオ信号のシリアル伝送

写真 2 シリアルデジタルビデオインタフェースチップセット

Chip set for serial digital video interface.

に要求される機能をまとめた4チップからなるシリアルインタフェース用チップセットを開発した。写真2にチップ写真を示す。アナログFIRフィルタを用いた自動波形等化回路採用の結果、同軸ケーブルでの長距離伝送が可能となった。また、本チップセットによりデジタルビデオ信号のシリアル伝送を低コストかつ小スペースにて実現でき、デジタルAV機器へのシリアルインタフェースの組み込みが容易になった。

最後に、本開発を進めるにあたりご指導ご協力をいただいた松下電器産業(株)AV研究所、映像技術研究所、ならびに映像研究所の関係各位に深く感謝致します。

[参 考 文 献]

- 1) SMPTE 259M, "Proposed SMPTE Standard—10 Bit 4:

2: 2 Component and 4 fsc NTSC Composite Digital Signals—Serial Digital Interface"

- 2) 久保, 上田: "10 B スクランブル方式", テレビ誌, 46, 4, pp. 409-413 (Apr. 1992)
- 3) Proposed SMPTE S17.100, "Proposed SMPTE Standard—Formatting AES/EBU Audio and Auxiliary Data into Serial Digital Video Ancillary Data Space"
- 4) SMPTE RP165, "Proposed SMPTE Recommended Practice—Error Detection Checkwords and Status Flags for Use in Bit-serial Digital Interface for Television"
- 5) SMPTE 125M, "Bit Paralleled Digital Interface—Component Video Signal 4: 2: 2"
- 6) 志村: "海底同軸ケーブル通信方式", pp. 85-86, 電子通信学会 (1978)

なかむら かずひこ
中村 和彦 昭和59年, 京都大学工学部電子工学科卒業。平成3年, 松下電器産業(株)に入社。以来, デジタルビデオ信号の伝送技術開発に従事。現在, 同社映像研究所に所属。正会員。

せの お たかのり
妹尾 孝憲 昭和48年, 大阪大学工学部通信工学科卒業。昭和50年, 同大学院修士課程修了。同年, 松下電器産業(株)に入社。デジタルオーディオ機器等の開発に従事。昭和63年~平成2年, 米国マサチューセッツ工科大学客員研究員。以来, 画像の符号化伝送方式および機器の開発に従事。正会員。

かんの いっぺい
神野 一平 昭和59年, 名古屋大学工学部電気工学科卒業。昭和61年, 同大学院修士課程修了。同年, 松下電器産業(株)に入社。現在, 同社映像研究所にて, アナログおよびデジタル信号の受信, 変復調, 伝送関係の研究開発に従事。