イオンドーピング自己整合型 α -Si TFT による AMLCD

正会員 平野直人[†], 西田真一[†], 竹知和重[†]
内田宏之[†], 金子節夫[†]

Performance of Ion-Doped Self-Aligned α -Si TFT for AMLCDs

Naoto Hirano[†], Shinichi Nishida[†], Kazushige Takechi[†], Hiroyuki Uchida[†]
and Setsuo Kaneko[†]

Abstract The problem of pixel voltage shift for TFT-LCDs due to a gate-source capacitance coupling (C_{gs}) of α -Si TFT becomes more severe in high resolution LCDs. This problem can be moderated through diminishing C_{gs} using a self-alignment structure. The self-aligned α -Si TFT process can be simplified by using an ion-doping technique to form source/drain contact regions. The mobility of this ion-doped self-aligned α -Si TFT was $0.35 \text{ cm}^2/\text{V}\cdot\text{sec}$ and the threshold voltage was 2.3 V. The ON/OFF ratio was over 10^6 in the dark over 10^5 under 2000 lx light illumination. These characteristics were sufficiently stable under gate stress. The authors have developed 9-inch TFT-LCD panels with this new self-aligned α -Si TFTs. These LCDs show fairly good image. These data show that ion doping technology is very effective for improving α -Si TFT-LCDs.

1. ま え が き

現在の画像音声機器・情報通信機器の小型・軽量化の進展は著しく、この傾向は様々な分野へと波及している。このような要求の中、フラットパネル型ディスプレイの役割は次第に重要になってきている。特にカソードレイチューブ(以下 CRT)と同等の画像表示性能を持つアクティブマトリックス型液晶表示パネル(以下 AMLCD)には大きな期待が寄せられている。

近年、AMLCD は急速に開発が進められてきており、なかでも薄膜トランジスタ(以下 TFT)を画素スイッチング素子として用いた TFT-LCD の開発競争

は激しいものとなっている。そして現在では、エンジニアリングワークステーション(以下 EWS)対応のような大画面・高精細・フルカラー表示といった高性能 LCD が実現されている^{1)~4)}。このような高品位ディスプレイでは、非常に微細な画素電極へ高精度に信号を書込むことが要求される。しかしながら、図 1 に示すようなゲート/ソース電極間のオーバーラップにより生じる容量結合成分(以下 C_{gs})のため、微細な画素電圧シフトが発生し、より精密な画素電圧の制御が困難となる。この問題は、TFT の自己整合化構造による C_{gs} の低減によって解決することができる⁵⁾。

今までに報告されている自己整合型アモルファスシ

キーワード：イオンドーピング、自己整合、非晶質シリコン、TFT、LCD

1992 年 10 月 13 日、Japan Display '92 で発表

1992 年 10 月 20 日受付、1993 年 1 月 8 日再受付

[†] NEC 機能エレクトロニクス研究所 (〒216 川崎市宮前区宮崎 4-1-1, TEL 044-856-2329)

[†] Functional Devices Research Laboratories, NEC Corp (4-1-1, Miyazaki, Miyamae ku, Kawasaki shi, Kanagawa 216, Japan)

図 1 TFT の容量結合
Capacitive coupling of TFT.

リコン TFT (以下 a -Si TFT) は、チャンネル保護型逆スタガード構造であり、チャンネル保護膜がゲート電極をフォトマスクとして用いた背面露光プロセスによって自己整合された構造となっている。このような TFT では、 n^+ ソース/ドレインオーミックコンタクト領域の形成を、従来のプラズマ CVD プロセスの代わりにイオンドーピングプロセスを用いて行うことができ、その作製プロセスを簡略化することが可能である⁶⁾。しかしながら、イオンドーピング自己整合型 a -Si TFT を用いて作製した LCD についてはまだ報告されていない。

我々の目的は、イオンドーピング技術を用いて作製した AMLCD 対応自己整合型 a -Si TFT の性能を初めて実証することにある。

2. TFT 作製プロセス

我々が今回作製した自己整合型 a -Si TFT は、チャンネル保護型スタガード構造である。その断面構造を図 2 に示す。また、図 3 にその作製プロセスを示す。

最初に、Cr ゲート電極をガラス基板上に形成する。その後、ゲート窒化膜、 a -Si 膜、チャンネル保護窒化膜を連続成膜する。このチャンネル保護窒化膜は、ゲート電極をフォトマスクとして用いた背面露光プロセスによりパターンニングされる。この時、背面露光光の回折によりチャンネル保護窒化膜はゲート電極よりも内側に形成されるため、結果としてゲート電極よりも片側 $0.5 \mu\text{m}$ 程度内側にドーピング層が形成されるようになる (図 3(a))。

次に、背面露光プロセスによりパターンニングされたチャンネル保護窒化膜をイオン注入のマスクとして用い、ドーズ量 $4 \times 10^{15} \text{ dose/cm}^2$ 、加速エネルギー 30 keV の条件で a -Si 膜中にリンイオン (以下 P^+) を注入する (図 3(b))。ここで、図 4 に SIMS 分析による a -Si 膜中の注入イオンの深さプロファイルを示す。この時の SIMS 分析による P^+ の飛程は 41.6 nm であ

図 2 イオンドーピング自己整合型 a -Si TFT の構造断面図

Cross sectional view of the ion-doped self-aligned a -Si TFT.

Photo-Resist	Unexposed
SiN _x	250nm
a-Si:H	90nm
SiN _x	400nm

Cr (100nm)
Exposure Light (g-line)

(a) Rear Exposure

(b) Ion Doping

(c) Source/Drain Formation

図 3 イオンドーピング自己整合型 a -Si TFT の作製プロセス

Ion-doped self-aligned a -Si TFT process.

り、LSS 理論⁷⁾により導出された値 36.8 nm に非常に近い値であることがわかる。

パターンニングされたチャンネル保護窒化膜は十分に厚く、したがって、この保護膜を通過して P^+ は a -Si 膜へと到達することはない。この結果、自己整合的にソース/ドレインコンタクト領域に n^+ 層を分離形成することが可能となり、かつゲート電極とソース/ドレイン n^+ 層間のオーバーラップを小さくするこ

図 4 SIMS 分析による注入イオンの深さ分布
Depth profile of implanted ions (P^+) by SIMS.

図 5 シート抵抗のアニール依存性⁷⁾
Annealing conditions and sheet resistance.

図 6 シート抵抗と活性化エネルギーのドーズ量依存性⁷⁾
Dose and characteristics.

図 7 チャンネル保護型 TFT の作製プロセス
Channel passivated TFT process.

とができる。

イオン注入によるダメージを取り除くため、TFT 基板を 250°C で約 1 時間アニールする。この時のアニール条件は、図 5 に示す n^+ 層のシート抵抗のアニール条件依存性から決定した。また P^+ のドーズ量は、図 6 に示すシート抵抗とその活性化エネルギーのドーズ量依存性から決定した。

ここで、図 7 に従来のチャンネル保護型 TFT 作製プロセスを示す。従来の TFT 作製プロセスでは、 n^+ 層はプラズマ CVD によりチャンネル保護窒化膜上に堆積される。この後、 n^+ ソース/ドレインコンタクト領域を形成するためのフォトリソグラフィプロセスと、チャンネル保護窒化膜上の余分な n^+ 層を取り除くためのエッチングプロセスが行われる。しかし、こ

のプロセスはイオンドーピングプロセスにより置き換えることができ、これによって TFT 作製プロセスを簡略化することが可能となる。

最後に、ソース/ドレイン電極として用いられる Cr 膜を成膜し、パターニングする(図 3(c))。以上の作製プロセスにより TFT アレイをガラス基板上に形成した後、画素電極として用いられる ITO 膜が成膜され、パターニングされる。その後、TFT アレイを保護するための保護窒化膜が成膜される。

写真 1 に今回作製した TFT の外観を示す。

写真 1 イオンドーピング自己整合型 α -Si TFT の外観
Overview of the fabricated TFT.

3. TFT 特性

3.1 I - V 特性

図 8 に作製した TFT の代表的な I_d - V_g 特性と I_d - V_d 特性を示す. 図 8(a) より, ON/OFF 比が 10^6 と良好なスイッチング特性が得られていることがわかる. また図 8(b) より, $V_d \ll 1V$ の範囲での I_d - V_d 特性に非線形性が見られないことから, ソース/ドレイン領域におけるオーミック特性が良好であることがわかる. これらの結果より, n^+ コンタクト領域は P^+ のイオンドーピングにより形成することが可能であることが確認できる.

今回作製した TFT の電界効果移動度は $0.35 \text{ cm}^2/\text{V}\cdot\text{s}$ であり, 閾値電圧は 2.3 V であった. 以上のことから, イオンドーピングによって作製した α -Si TFT の ON 特性は, 従来の TFT の特性とほぼ同等であり, 非常に良好であることが示された.

3.2 光感度特性

一般に, TFT アレイは LCD の光源として用いられるバックライトモジュール上に配置され, その光は TFT に入射する時点で $2000 \sim 3000 \text{ lx}$ 程度の照度を有している. このため, α -Si 膜中にはバックライトによる光生成キャリアが発生し, その結果として TFT の OFF 電流が増加してしまう.

図 9 に TFT のゲート電極側から光を入射させた時の I_d - V_g 特性を示す. この図において, 実線は 2000 lx の光照射下での I_d - V_g 特性を示しており, また破線は暗状態での I_d - V_g 特性を示している. この図より, 2000 lx 程度の光照射下でもその ON/OFF は 10^5 と良好であることがわかる. この TFT 特性は, AMLCD を動作させるのに十分な特性である.

(a) I_d - V_g 特性

(b) I_d - V_d 特性

図 8 イオンドーピング自己整合型 α -Si TFT の I_d - V_g 特性と I_d - V_d 特性
(a) I_d - V_g and (b) I_d - V_d characteristics for the ion-doped self-aligned α -Si TFT.

4. TFT 信頼性

LCD の画素スイッチング素子として TFT が用いられる場合, LCD が駆動しているほとんどの時間, TFT には -15 V 程度のゲート電圧が印加される. このため, 負のゲート電圧が印加された時の TFT の信頼性は大変重要である.

図 10 に室温で直流 -15 V のゲートストレスを 4000 秒印加した後の I_d - V_g 特性を示す. この図において, 実線はストレス印加後の I_d - V_g 特性を示しており, また破線は初期 I_d - V_g 特性を示している. 今回

作製した自己整合型 a -Si TFT の I_d - V_g 特性の変化は、従来のものとほぼ同等であり、その値は実際に TFT を LCD の画素スイッチング素子として用いる場合に際して充分小さいものであった。これらのデータは、イオンドーピングにより形成された n^+ 層が、若干のイオン注入ダメージを残すものの直流ストレス

に対して充分安定であることを示している。

以上の結果から、イオンドーピングプロセスにより作製された自己整合型 a -Si TFT には、LCD の画素スイッチング素子としての本質的な問題はないといえることができる。

5. LCD 性能

イオンドーピング自己整合型 a -Si TFT の作製のために導入されたプロセスとその性能は、作製した自己整合型 a -Si TFT を LCD の画素スイッチング素子として実際に使用し、より詳細に検討されるべきであると考えられる。そこで我々は、このイオンドーピング自己整合型 a -Si TFT を使用した対角 9 インチの TFT-LCD パネルを作製し、その表示特性を評価した。

写真 2 に作製した TFT-LCD の画像表示例を示す。この写真から、作製した TFT-LCD が良好な表示特性を有していることがわかる。TFT の自己整合化による C_{gs} の減少および均一性の向上は、フィードスルーによる焼き付き・輝度むらを抑止し、良好な表示特性を実現する。

表 1 に作製した TFT-LCD の仕様を示す。この TFT-LCD におけるコントラスト比は 100:1 であり、また上下視野角は -10° から $+30^\circ$ 、左右視野角は -30° から $+35^\circ$ であった。

この TFT-LCD にはいくつかの線欠陥や点欠陥が含まれているが、これらの欠陥のほとんどは実験室内のダストにより生じたものであると思われ、よってこれらの欠陥は、より注意深く制御されたプロセスによって除去できるものであると考えられる。したがって、我々はこの新しい TFT に関して、その構造上およびプロセス上には本質的な問題はないと考える。

さらに、ゲートバスラインやドレインバスラインの

図 9 光照射下での I_d - V_g 特性(実線: 2000 lx 光照射状態, 破線: 暗状態)

I_d - V_g characteristics under illumination. (solid line: 2000 lx, broken line: dark)

図 10 ゲートストレスに対する I_d - V_g 特性(実線: $V_{gs} = -15$ V; 4000 秒印加後, 破線: 初期特性)

I_d - V_g characteristics after gate stress. (solid line: $V_{gs} = -15$ V; 4000 sec, broken line: initial)

写真 2 TFT-LCD の画像表示例

Example of graphic image on the fabricated TFT-LCDs.

表 1 TFT-LCD の仕様
Specifications for the fabricated TFT-LCDs.

Display Area	9" diagonal	
Number of Pixels	640×400×3	
W/L of TFTs	30 μ m/12 μ m	
Contrast Ratio	100 : 1	
Viewing Angles	Vertical	-10°~+30°
	Horizontal	-30°~+35°

短絡といったようなチャージアップダメージや、過大なリーク電流を持った TFT の存在といったような問題が観測されなかったことから、このイオンドーピングプロセスは、大面積に画素スッチング素子としての α -Si TFT アレイを形成する技術として充分応用可能であるということが証明された。

6. む す び

今回我々は、新たにイオンドーピング自己整合型 α -Si TFT を画素スイッチング素子として用いた 9 インチ TFT-LCD を開発し、良好な画像表示を達成した。このイオンドーピングプロセスを n^+ コンタクト領域に用いることによって、我々は TFT 作製プロセスを簡略化することが可能である。また同様のプロセス技術を用いることによって、Cr シリサイドをソース/ドレイン電極の一部とした完全自己整合型 α -Si TFT を用いた TFT-LCD を実現することができる。完全自己整合型 α -Si TFT のソース/ドレイン電極は、ゲート電極に対し自己整合的に完全分離形成された構造となり、これによりゲート電極とソース/ドレイン電極のオーバーラップを非常に小さくすることができる⁸⁾。この技術を用いることによって、TFT のチャンネル長を容易に短くすることができ、また C_{gs} の減少とその均一性の向上を達成することができる。

以上のことから、このイオンドーピング技術は高精細 TFT-LCD の高画質化に寄与すると結論できる。

本研究を行うに際しまして多大なるご支援および指導を賜りました絵所所長、谷主席技師長、斉藤主管研究員、布村部長、助川氏そして小出氏に深く感謝致します。

また、技術のご協力を賜りました川口氏、松田氏、佐々木氏そして渡部氏に深く感謝致します。

〔参 考 文 献〕

- 1) N. Ikeda, H. Moriyama, H. Uchida, K. Mitsuhashi, O. Matsuo, S. Kaneko and K. Mizuno: "High-Resolution 12.9-in. Multicolor TFT-LCD for EWS", SID '92 Digest., pp. 59-62 (1992)
- 2) 堂城, 沢沢, 富田, 田中, 内古閑, 山中: "ワークステーション用 13.8 インチ高精細 TFT-LCD", 信学技報, **92**, 112, pp. 19-24 (1992)
- 3) 山元, 前田, 大塚, 佐谷, 山本, 藤田, 小川, 武田: "15 インチ・フルカラー TFT 液晶ディスプレイ", 信学技報, **92**, 112, pp. 13-18 (1992)
- 4) 沢沢, 堂城, 田中, 富田: "13.8 インチ高精細 TFT-LCD の開発", 信学技報, **92**, 120, pp. 11-16 (1992)
- 5) M. Akiyama, S. Uchikoga, T. Sakakubo, T. Koizumi, and K. Suzuki: "Effects of Source/Drain Electrodes Overlapping on the Stopper-Insulator in a Self-Aligned TFT-LCD", SID '91 Digest., pp. 10-13 (1991)
- 6) Y. Mitani, H. Tanaka, H. Morimoto, M. Ishii and K. Awane: "The Switching Characteristics of a-Si TFT Fabricated by Ion Doping Technique", Extended Abstracts. SSDM, pp. 608-610 (1991)
- 7) J. F. Gibbons, W. S. Johnson and S. W. Mylroie: "Projected Range Statistics", Halsted Press, Pennsylvania (1975)
- 8) S. Nishida, H. Uchida and S. Kaneko: "A New Self-Aligned α -Si TFT using Ion Doping and Chromium Silicide Formation", MRS. Symp. Proc., **219**, pp. 303-308 (1991)

ひらの なおと
平野 直人 平成 3 年、東海大学工学研究科修士課程修了。同年、NEC に入社。以来、アモルファス Si 薄膜トランジスタおよびその作製プロセスの開発に従事。正会員。

にしだ しんいち
西田 真一 昭和 62 年、東京大学物理工学科修士課程修了。同年、NEC に入社。以来、アモルファス Si 薄膜トランジスタおよびそれを用いた TFT-LCD の研究開発に従事。

たけち かずしげ
竹知 和重 平成 2 年、名古屋大学電子工学科修士課程修了。同年、NEC に入社。主として、アモルファス Si 薄膜の形成技術および薄膜トランジスタの開発に従事。

うちだ ひろゆき
内田 宏之 昭和 57 年、東京工業大学総合理工学研究科修士課程修了。同年、NEC に入社。主としてアモルファス Si 薄膜の形成技術およびそれを用いた薄膜トランジスタの開発に従事。

かねこ せつお
金子 節夫 昭和 50 年、東北大学工学研究科修士課程修了。同年、NEC に入社。アモルファス Si、多結晶 Si を用いた画像デバイスの研究開発に従事。現在、NEC 機能エレクトロニクス研究所ディスプレイデバイス研究部部長。