埋込電極をもった増幅型撮像素子の提案

正会員 白 木 広 光[†]

Amplifying Image Sensor with Buried Electrode

Hiromitsu Shiraki[†]

Abstract The proposed structure allows opaque driving electrode to be removed from the cell surface, increasing high quantum efficiency and resulting in higher photo-sensitivity. Mode selection (such as reset, charge storage and readout) can be performed by driving electrodes buried in silicon substrate. Readout signal amplitude, which is the output of a source follower, is determined by the number of signal holes stored in each photodiode. Simulation of a device with 1000×1000 of these cells/cm² indicated that the sensor could be operated without image lag, blooming and low smear. The simulated photo-sensitivity, cell charge capacity and charge-to-voltage conversion factor were high enough for videocameras.

1. ま え が き

インタライン方式 CCD (Charge Coupled Device) 撮像素子の実用化が進んでいる。この方式は多くの長所を持っているが、セル構造が複雑であるため、超高密度化するのが困難である。セル中に占める光電変換領域の割合が低いため、光電変換効率が低いなどの問題もある。これらの点を解決するため、MOST^{1)~2)} や J-FET^{3)~4)} などを用いた増幅型の撮像素子が提案され、かなり高密度・高解像度のものが作られている。しかし、これらの素子もセルの受光面上に光吸収の大きい駆動電極が存在するため、光電変換効率は必ずしも高くない。

本報告では、リセット・蓄積・読出しなどのモード制御用の電極を半導体基板中に埋め込むことによって

前記の問題点を解決できる、接合電界効果トランジスタ (J-FET) の原理を用いた撮像素子 (増幅型) を提案する。そして、計算によって動作および特性を解析した結果および、今後の課題について述べる。

2. 新しい撮像素子の提案

ここでは、提案する素子と現状の素子の違いを明らかにするため、最初に現状の素子について簡単に説明する。図 1 は増幅型撮像素子の中では最も進歩していると考えられる J-FET 型撮像素子⁴⁾ のセルの深さ方向の構造と、信号蓄積および信号読出し時における電子に対する静電電位を示す。

駆動電極はセルの受光面上にあって 1 水平ラインを駆動している。また、基板は各水平ラインに共通である。信号蓄積時において、 X_A から X_C までの間で発

キーワード：増幅型撮像素子、高感度化、埋込電極、動作解析、シミュレーション

1993 年 6 月 29 日受付、1993 年 10 月 8 日再受付

[†] 日本電気株式会社 研究開発グループ (〒229 相模原市下九沢 1120, TEL 0427-79-9956)

[†] Research and Development Group, NEC Corporation (1120, Shimokusawa, Sagami-hara-shi, Kanagawa 229, Japan)

図 1 受光面上に駆動電極をもつ J-FET 型撮像素子
J-FET type conventional image sensor.

生した正孔は B 点近傍に蓄えられる。しかし、 X_A より左側で発生した正孔は Si-SiO₂ の界面を通してソース電源 V_{SS} にぬける。これらの正孔は光電変換損失になり、特に短波長光に対する感度低下を引き起こす。また、 X_C より右方で発生した正孔は基板へ流入する。

一方、チャンネルから X_B までの間で発生した電子は、チャンネルを通過してドレイン電源 V_{DD} にぬけ、 X_B から X_D までの間で発生した電子はバリアを通過してソース電源 V_{SS} あるいは V_{DD} にぬける。また、 X_D より右側で発生した電子の一部もバリアを通過して V_{SS} か V_{DD} にぬける。したがって、信号蓄積時においては、B 点近傍に蓄えられた正孔のみによってチャンネルの電位が決められる。

次の読出し期間には、ソースフォロアからこのチャンネル電位に対応した映像出力が読出される。

上に説明したセル構造においては、セルの駆動は水平方向に長い電極の端から行われる。したがって、素子動作に必要な様々な駆動パルス⁴⁾の伝搬遅延を避けるために低抵抗の電極を必要とし、その光吸収によって光電変換損失が起こる。

図 2 は、本論文で提案する J-FET 型撮像素子のセルアレイの一部(水平 2 セル × 垂直 2 セル)である。図 2 の構造においても、光電変換によって蓄えられた正孔によってチャンネル電位を変調し、それをソースフォロアで読出すという原理は、図 1 の場合と同じである。

図 2 素子構成
Proposed device structure including 2×2 cells.

図 2 からわかるように、各セルには受光表面から基板へ向かって薄い光透過性の電極(例えばポリシリコン)、SiO₂ 絶縁膜、蓄積領域 (p)、チャンネル (n)、制御電極 (p⁺) が配置されている。またチャンネルの両端には、ソースおよびドレインが設けられている。さらに、ドレイン上の光透過性電極には伝搬遅延を無視できるような金属電極がハニカム状に形成されている。また、セルの受光領域には、これから光透過性電極が受光領域へ向けて拡がっている。そして、ハニカム状電極には直流電圧が与えられ、制御電極には現要素子における駆動パルスと類似の働きをするパルスが与えられる。

この構造では、セルのモードを変化させた時、光透過性電極はハニカム電極から 1 セルだけを充放電すればよいから、モード変化によるセル内の電荷の充放電に迅速に対応できる。

なお、制御電極の不純物濃度と駆動パルスの遅延の関係については 7.1 節で検討する。また、光透過性電極の厚さについても 7.1 節で検討するが、駆動すべき容量はセル 1 個だけであり、駆動線の抵抗はセル上の抵抗だけであるから、その厚さは従来の駆動電極の厚さを水平方向の素子数の 2 乗で除した程度に減少できる。したがって、この電極による光吸収はほとんど無視できる。

図 2 において、ソースは蓄積領域を貫通して垂直信号線と結ばれ、垂直信号線は大きな抵抗を介して V_{SS} に達している。また、ドレインは水平方向には制御電

極で止まっているが、垂直方向にはこれを通して基板 (V_{DD} が与えられている) に達している。したがって、水平方向に配列されたセル群は固有の制御電極を持つので、他の水平ラインとは独立に駆動モードを設定することができる。また、図2の構成からわかるように、各セルは垂直信号線を介してソースフォロアを構成している。

3. 撮像素子の動作

本論文の主目的は、制御電極を駆動することによって、いかにしてソースフォロアから高感度で映像信号を讀出すかを示すことである。そこで、ここではリセット・蓄積・信号讀出しなどの動作を説明する。なお、動作の解析は主としてセルの深さ方向にポアソンの方程式を解くことによって行った。図3(a)は解析に用いたセルの上面を、図3(b)は受光部の断面を示している。光電変換領域の厚さは近赤線領域においても高い光電変換効率が得られるように $2.3\ \mu\text{m}$ とかなり厚くし、広いダイナミックレンジが得られるように濃度 N_A は $3.0 \times 10^{15}/\text{cm}^3$ と高くした。また、チャンネル領域の幅と濃度は、蓄積領域に最大の信号正孔が蓄積

図3 特性解析用のセル構造
Cell Structure for performance simulation.

されたとき、約 1 V の信号出力が得られるように設定した。チャンネルの幅は $0.5\ \mu\text{m}$ であり、その濃度 N_D は $1.8 \times 10^{16}/\text{cm}^3$ である。

3.1 リセット動作

これは制御電極に負電圧を印加して、蓄積領域に存在する正孔を制御電極に引き込む動作である。いま、光透過性電極の電位を基準電位として 0 V にする。また、ソースおよびドレイン電位は共に 0 V とし、蓄積領域は浮遊しているとする。図4は制御電極の電位をパラメータとして、セルの深さ方向の電位分布を示す。図4より制御電極の電位 V_C を負方向に大きくすると、制御電極から延びる空乏層は、まずチャンネル中を拡がり、蓄積領域に達することがわかる。この時の制御電極の電位を V_{ST} で表す。さらに制御電極の電位を低くすると、空乏層は SiO_2 絶縁膜と蓄積領域の界面からチャンネルに向かって拡がり、やがてチャンネルに達する。この時の制御電極の電位は V_{JUST} で示されている。図4には、制御電極に V_{JUST} より大きな負電位を与えた時の電位分布(オーバーリセット時)も示されている。このように、蓄積領域は完全に空乏化できるので残像は発生しない。

なお図4より、リセットに必要な電圧は約 20 V とかなり高くなっているが、これを低下する手段については7.1節で検討する。

3.2 蓄積動作

これは空乏化した蓄積領域に映像信号としての正孔を蓄積する動作である。図5は蓄積領域に深さ方向に幅 α だけ信号正孔が存在する時のセルの深さ方向の電位分布を示す。この時、制御電極の電位は ($V_{ST} - 4.2\text{ V}$) に設定してある。図より蓄積できる最大の α

図4 リセット時の電位分布
Potential profile at reset.

図 5 信号蓄積時の電位分布
Potential profile at signal storage.

図 7 信号電荷蓄積長と信号電圧の関係
Relation between output voltage and charge storage length (α).

図 6 信号読出し時の電位分布
Potential profile at signal readout.

は $1.5 \times 10^{-4} \mu\text{m}$ (蓄積領域の幅の約 65%) で、それ以上正孔が存在しても制御電極に流れ込んでしまうため、ブルーミングは発生しないことがわかる。なお、図 5 において V_{OX} は最大の α に対する界面電位を示す。信号正孔が蓄積される時、光によって発生した電子は SiO_2 と蓄積領域の界面およびチャンネル領域に引き寄せられる。このときソース電位 V_{SS} が ($V_{SS} < V_{DD}$) V_{OX} より大きく設定されていれば、これらの電子は V_{SS} か V_{DD} に吸収される。したがって、蓄積時に蓄積領域に存在するキャリアは正孔だけである。

3.3 信号読出し動作

これは蓄積領域に存在する信号正孔数によって変調

されるチャンネル電位を、ソースフォロア出力として読出す動作である。この時、蓄積領域に存在する信号正孔数としては、3.2 節で考えた量がそのまま保持されている。図 6 は制御電極の電位を V_{ST} とした時の深さ方向の電位分布を α をパラメータとして示している。 α の増加と共にチャンネル電位は増加し、蓄積領域が正孔で満たされると、チャンネル電位は 0 V になることがわかる。図 6 の場合、すべての α に対してチャンネル電位は界面電位より大きくなるように設計してある。また、図 5 において、 α の最大値は $1.5 \mu\text{m}$ であったから、読出し時にはチャンネル電位はこの値まで読めればよい。しかし、図 6 では、読出し期間中に強い光が入射することも考慮して、 $\alpha = 2.3 \mu\text{m}$ (蓄積領域の幅) までチャンネル電位を読めるように V_c を V_{ST} に設定した。

次に、図 5、図 6 に示したような特性のセル 1 個を用いて、ソースフォロアによって映像信号を得ることを考える。いまソース電位として、 V_{OX} と図 6 に示した $\alpha = 0 \mu\text{m}$ の時のチャンネル電位 V_{CHO} ($V_{OX} < V_{CHO}$) の間の電位を与え、ドレイン電位を 0 V とする。セルが蓄積状態にあれば、ソース電位は図 5 の界面の電位や、チャンネルの最大電位よりも高いので、ソース・ドレイン間に電流は流れず、ソースフォロアの出力電圧は V_{SS} になる。一方、セルが読出し状態にあれば、電流はチャンネルを通り、次に大きな抵抗を通りぬけて V_{SS} に達する。このとき、ソースフォロアの出力はチャンネルの最大電位点に対応した擬フェルミレベルとして得られる。したがって、図 6 からわかるように、 α 値の増加と共にソースフォロアの出力は増加

する。したがって、出力信号 V_{OUT} は $\alpha=0$ の時のチャンネル電位 V_{CHO} を基準としたチャンネル電位の増加分として得ることができる。

図7は、図6に示されている α 値とチャンネル電位の関係を、 α 値と出力信号の関係に書き改めたものである。図7より、 α と出力信号は良い直線性を保っていることがわかる。

4. 光電変換特性

本論文で提案したセル構造では、受光面上の電極による光吸収はほとんどない。また、図1で説明したような界面方向に移動する正孔による光電変換損失は生じない。したがって、高い光電変換効率が期待できる。

本節では、まず図5の蓄積時の電位分布に基づいて、入射光量と α の関係を計算する。光がセル表面から入射した時、 SiO_2 と蓄積領域の境界からチャンネル中の最大電位の点 X_C の間で発生した正孔は蓄積領域に蓄えられる。セル当たり、1蓄積期間 ($T_s=1/60$ sec) 当たりの蓄積量(信号正孔数)を N_{SH} とする。 N_{SH} を、蓄積期間中に X_C が変化することを考慮して、 T_s を10等分し、各時間間隔ごとに波長に関する積分を行って算出した。図8には、この結果得られた素子表面での入射光強度と、次の式によって算出した α の値の関係が示されている。

$$\alpha = \frac{N_{SH}}{N_A \cdot L \cdot W} \quad (1)$$

また、図中には N_{SH} の値も示されている。(1)式において、 L 、 W はそれぞれ図3に示したセルのチ

ャンネル長およびチャンネル幅である。この計算においては、ソースおよびドレイン部以外は光電変換に対して有効であると仮定した。有効領域はセル面積の52%である。また、光透過性電極による光吸収や反射はないと仮定した。

図8から、 α 値は入射光強度にほぼ比例して増加していることがわかる。

したがって、図7と図8を結びつけると、入射光量に対して出力信号 V_{OUT} が求まり、これらは良い比例関係にあるといえる。

なお、上に述べた計算方法において、入射光量として光子量子数を与え、波長に関する積分を省略すれば、量子効率を求めることができる。図9に α が $1.5 \mu\text{m}$ に達した時点での量子効率を示した。図9より、短波長の光に対しても高い量子効率が期待できることがわかる。しかし、従来素子⁴⁾における駆動電極の厚さや、そのセル表面への被覆率が明らかでないので、改善の程度を示すことは困難である。

ここで提案したセルについて、これまでの解析からわかった主要な事柄をとりあえずまとめておく。

まず、セル当たりの最大信号正孔数は図5の $\alpha=1.5 \mu\text{m}$ に対応し、図8から $N_{SH}=2.2 \times 10^5$ hole/cell となる。したがって、光電変換感度は 2.9×10^9 hole $\cdot\text{cm}^2/\text{W} \cdot \text{cell}$ となる。また、信号正孔と信号電圧の間の変換係数 S は

$$S = \frac{V_{OUT}}{N_{SH}} \quad (2)$$

で与えられ、 $\alpha=1.5 \mu\text{m}$ に対する V_{OUT} は、図7から1.26 Vであるので、 $S=5.7 \mu\text{V}/\text{hole}$ となる。

従来、素子⁴⁾において、 S の値は $15.4 \mu\text{V}/\text{hole}$ と報告されているが、これは増幅後の値であり、比較はできない。なお、セルの大きさを変えても、セルを表

図8 撮像面照度と信号正孔数および電荷蓄積長の関係
Relation between device illumination and number of signal hole (N_{SH}) or charge storage length (α).

図9 量子効率
Quantum efficiency.

面から見た場合の各部の比率を一定に保ち、不純物プロファイルを変えなければ図7の関係は不変であり、図8の入射光強度と α の関係も不変である。しかし、図8の右側軸の信号正孔数は $(L \times W)$ に比例するので、セルサイズと共に減少する。したがって、セルサイズを小さくすると変換係数 S は増加する。

最大蓄積正孔数は、従来素子⁴⁾の値の 6.5×10^4 に比べて約3.4倍であり、 S の値も従来素子の増幅後の値と比べてもそれほど小さくはない。したがって、これらの値自体は充分大きな値であると考えられる。これらの値が有効に生かせるか否かは、雑音の大きさにかかっている。

5. セルの設計値と光電変換特性

本節では、セルの設計値を変えた場合の光電変換特性について検討する。設計値を変更する場合、酸化膜厚と制御電極の濃度は一定とした。その理由は、次の通りである。

まず、酸化膜を厚くするとリセット電圧が高くなるため駆動上不利である。また、薄くすると図5の V_{ox} が大きく(負で絶対値小)なるため小さな信号電圧しか得られないからである。また、制御電極の濃度は駆動

パルスの遅延を小さくするため非常に高い濃度が必要であり、非常に高い濃度で多少値を変えてもほとんど特性変化がないからである。

図10の(a), (b), (c), (d)に、図3の設定値から蓄積領域濃度、チャンネル幅、チャンネル濃度、蓄積領域幅だけを変化させた場合の、信号電圧(V_{out})と(2)式から求めた変換係数(S)が示されている。図10の(a)~(c)においては、蓄積時の制御電極の電位は $\alpha = 1.2 \mu\text{m}$ において、ちょうどオーバーフローが起こるように設定し、図10(d)においては蓄積領域幅の52%の α 値に対して、ちょうどオーバーフローするように設定した。また、読出し時の制御電極の電位は V_{ST} とした。このように設定すると、図10のいずれの条件においても前述の $V_{ox} < V_{CHO}$ という条件が満たされ、セルは正常に動作する。

さて、図10の(a)~(c)から蓄積領域濃度、チャンネル幅、チャンネル濃度の増加と共に信号電圧が増加することがわかる。この理由は、これらの値が大きいくほど $\alpha = 0 \mu\text{m}$ に対するチャンネル電位が負で大きくなり、 $\alpha = 1.2 \mu\text{m}$ までのチャンネル電位の変化量が大きくなるためである。また、図10(d)の場合には、蓄積領域幅が増すほど信号電圧が増加しているが、こ

図10 セルデザインと出力特性の関係
Relations between cell design and output characteristics.

の理由も図 10(a)～(c)の場合と同じである。

また図 10 より、変換係数 S を向上させるためには、一般的に蓄積領域濃度を低くし、チャンネル幅とその濃度を増し、蓄積領域の幅を狭くすればよいことがわかる。

6. 雑音およびスミア

雑音にはランダム雑音と固定パターン雑音がある。

6.1 ランダム雑音

ランダム雑音には、通常の接合ゲート型トランジスタにおいても発生する熱雑音と $1/f$ 雑音があり⁵⁾、撮像素子特有の雑音として暗電流によるショット雑音がある。ここでは暗時の雑音だけを求める。

熱雑音 v_{th} は

$$v_{th} \simeq (4kT \frac{1}{g_m} \Delta f)^{1/2} \quad (3)$$

のように表される⁶⁾。(3)式において、 k はボルツマンの定数、 T は動作温度 (300 K)、 g_m は図 6 の $\alpha=0$ μm に対応するトランスコンダクタンス、 Δf は信号読出しの帯域である。

g_m は、図 6 の $\alpha=0$ μm の状態を考え、ソース電位を V_{cho} に固定して、 x_p の電位を $+0.1$ V 変化させた時に、ドレイン側ピンチオフの状態で流れるソース・ドレイン電流から求めた。 g_m の値は、 1.0×10^{-3} シーメンスであった。

また、帯域 Δf は次のようにして求めた。蓄積期間 ($1/60$ sec とする) を T_s 、セル数 N を 1000^2 、とすると水平走査時間 T_H は

$$T_H \simeq \frac{T_s}{\sqrt{N}} \quad (4)$$

となる。水平ブランキング期間を水平走査時間の $1/10$ とし、さらにその $1/2$ の期間で水平ライン信号を読出すとすると、読出し時の帯域 Δf は

$$\Delta f = 0 \sim \frac{20}{T_H} \quad (5)$$

となる。 v_{th} は、 4.36×10^{-6} V となった。

$1/f$ 雑音 $v_{1/f}$ は次のようにして計算した⁷⁾。まず、図 6 の X_p から X_{max} の間に存在するトラッピングセンタの充放電により、その間の容量に印加される電圧のゆらぎを計算する。同様に、 X_{max} から X_l (制御電極中の空乏層が始まる位置) までの容量に印加される電圧のゆらぎを計算する。次に、これらの電圧のゆらぎによって引き起こされるチャンネル電位のゆらぎをそれぞれ計算する。さらに、これらのチャンネル電位のゆらぎの 2 乗の和の平方根を求め、 $1/f$ 雑音とした。ここでは紙面の制約があるので計算の詳細は省

略し、使用した仮定と結果だけを示す。

トラッピングセンタが禁止帯の中心にあり、その密度を $1 \times 10^9/\text{cm}^3$ 、捕獲断面積を 10^{-15}cm^2 、充放電を考える帯域は信号読出し時の帯域とした。 $v_{1/f}$ は 7.24×10^{-7} V となった。

なお、上記の仮定を用いた時、トラップを介して発生する暗電流は 0.256nA/cm^2 となった。この値は、最近のシリコンデバイスでは通常得られる値である。したがって、用いた仮定は妥当なものと考えられる。

ショット雑音は次のようにして計算した。図 5 の Si-SiO₂ 界面が空乏化したとき、 1nA/cm^2 の暗電流が発生するとし、1 蓄積期間にセル当たり発生する正孔数を求めた。この正孔は、図 6 の X_p に集まる。次に、この正孔数のゆらぎに対応した α 値を計算し、これをチャンネル電位の変化分に換算してショット雑音とした。 v_{shot} は 3.26×10^{-5} V となった。

以上の結果から、最大の雑音はショット雑音であることがわかった。ショット雑音を減少させるためには、蓄積期間中に暗電流が発生しても、これをソースに引き込んでしまうようなセル構造や駆動法⁴⁾を考えることが必要だろう。

これらのランダム雑音の合計は 3.29×10^{-5} V となり、図 7 より最大信号出力は 1.26 V であるので、ランダム雑音のみによるダイナミックレンジ D は次式より求まる。

$$D = 20 \log \left(\frac{1.26}{3.29 \times 10^{-5}} \right) \quad (6)$$

D は 91.7 dB となる。

なお、以上の雑音の他にも Si-SiO₂ 界面の充放電による雑音も考えられるが、まだ定式化ができていない。

6.2 固定パターン雑音

固定パターン雑音は、セルの各部の大きさや、不純物濃度の不均一性によるチャンネル電位の変動によって発生する。図 3 の構造を考えた時、SiO₂ 膜の厚さは均一性良く作れるし、制御電極の濃度は非常に高い場合には、その濃度が多少変化してもほとんど特性に影響しない。したがってここでは、5 節と同じ項目に着目して固定パターン雑音を評価する。

蓄積領域やチャンネル領域をイオン注入で形成するとすると、その不均一性は $6 \sim 8$ インチウェハの面内で 0.5% 以下にできるといわれている。チップサイズを 1cm^2 とすると不均一性は減少するが、ここでは 0.5% として評価する。蓄積領域の幅やチャンネル幅の不均一性については、チャンネル幅が蓄積領域の方向に $\pm 0.5\%$ 変動するとして評価した。

表 1 固定パターン雑音
Fixed pattern noise.

変動項目	固定パターン雑音 (V)
蓄積領域濃度 +0.5 %	-0.0081
チャンネル濃度 +0.5 %	+0.0028
チャンネル幅 +0.5 %	+0.010
チャンネル幅 -0.5 %	-0.010

表 1 に、図 6 の V_{cho} を基準とした各場合のチャンネル電位の変化、すなわち固定パターン雑音を示す。表 1 から、チャンネル幅が変動すると大きな固定パターン雑音が発生することがわかる。表 1 において、蓄積領域濃度を増加すると、負方向に固定パターン雑音が発生するのは、これによってチャンネル電位が引き下げられるためである。また、チャンネル濃度やチャンネル幅の増加によって正方向に固定パターン雑音が発生するのは、これらによってチャンネル電位が高くなるためである。表 1 より、固定パターン雑音がチャンネル濃度の変動に基づく場合でも、全ランダム雑音より約 85 倍大きいことがわかる。これらの値が大きめの見積りであるとしても、固定パターン雑音の除去はどうしても必要である。

ここで、スミアについて考察する。スミアは蓄積状態にあるセルで入射光によって発生した電子が垂直信号線に流れ出してくることによって発生する。すなわち、スミアはこれらの電子が読出し状態にあるセルのドレインに流れ込む時チャンネル電位を変化させるために起こる。しかし、スミア量はこのように流れ出してくる電荷量とチャンネルの電子排出能力に関係するため、定量化することは困難である。なお、チャンネルを n 型にしたのは、電子の排出能力を高めるためである。

7. 検 討

この節では、最初に埋込制御電極からの駆動速度、リセット電圧の減少法などについて検討し、ついで素子全体の駆動法を提案し、最後に固定パターン雑音の除去法について述べる。

7.1 制御電極からの駆動速度

3 節で述べたような方法で素子を駆動すると、水平ブランキング期間は $0.83 \mu\text{s}$ になる。この間に、読出し、リセットを行い蓄積モードに戻す必要がある。したがって、駆動パルスの立上り・立下り時間は約 200 ns 以下でなければならない。

いま、制御電極から駆動される容量を計算するため

に、図 6 の $\alpha=1.5 \mu\text{m}$ の状態を考える。この時、制御電極から光透過性電極までの容量はセル当たり約 $4 \times 10^{-15} \text{ F}$ になる。したがって、1 水平ライン当たりの容量は $4 \times 10^{-12} \text{ F}$ である。制御電極からソースおよびドレインへの容量は正確には見積れないが、セル容量と大体同じになる。したがって、駆動すべき容量は約 $8 \times 10^{-12} \text{ F}$ である。一方、制御電極の厚さを $1 \mu\text{m}$ 、濃度が $1 \times 10^{20} / \text{cm}^3$ の時の正孔の移動度を $60 \text{ cm}^2 / \text{V} \cdot \text{s}^{(8)}$ とすると、水平ライン当たりの抵抗は $1.6 \times 10^4 \Omega$ となる。したがって、集中定数的に考えると、駆動パルスの立上り・立下りの時定数は約 130 ns となる。したがって、埋込制御電極からの駆動は可能である。しかし、制御電極がソースおよびドレインと接する部分では、これらの濃度を低くして容量を小さくするなどの工夫は必要である。また、このようにすると蓄積領域とソースおよびドレインの間の容量も減少する。

次に光透過性電極の厚さについて検討する。光透過性電極に課せられる条件は、そのセル当たりの抵抗を R とすると

$$RC_c \ll \Delta f \quad (8)$$

である。(8)式において C_c はセルの容量である。光透過性電極として、濃度 $10^{18} / \text{cm}^3$ の n 型のポリシリコンを用い、移動度を $30 \text{ cm}^2 / \text{V} \cdot \text{s}$ とすると、光透過電極の厚さ d は

$$d \gg 1.7 \times 10^{-7} \text{ cm} \quad (9)$$

となる。したがって、厚さは $50 \text{ \AA}$ もあれば充分であり、その光吸収は波長 $4500 \text{ \AA}$ の時 0.5% 以下である。

次に、リセット電圧の減少について検討しておく。図 4 より明らかなように、蓄積領域がちょうどリセットされる時には、酸化膜は 6.2 V 、蓄積領域に 12.0 V 、チャンネル領域に 3.4 V 印加されている。リセット時に光透過性電極の電位をプラス方向にシフトして、 Si-SiO_2 界面の電位を 0 V 以上にすれば、ソースおよびドレインから界面に電子が注入され(ソースおよびドレインの電位はリセット時には 0 V とする)その電位は 0 V に固定される。したがって、リセット電圧を酸化膜に印加されていた電圧だけ低くすることができる。また 4 節で述べたように、最大信号蓄積量は充分であるので、蓄積領域の幅を $2/3$ 程度に減少させてもよい。このようにすると蓄積領域に印加される電圧は $(2/3)^2$ に減少する。したがって、この時リセットに必要な Si-SiO_2 界面から制御電極までの電位差は 8.5 V と小さくなる。なお、このようなリセット法を採用した時には、蓄積時の制御電極電位の最適化が必要である。

音の除去が今後の課題として残されている。

雑音の評価法についてご教示いただいた東洋大学菅野教授，信号の検出法について多くの検討をしていただいた当社研究開発グループ 栗山部長に深謝致します。

〔参 考 文 献〕

- 1) K. Matsumoto, T. Nakamura, A. Yusa, and S. Nagai: "A New MOS Phototransistor Operating in a Non-destructive Readout Mode", Jpn. J. Appl. Phys., **24**, 4, pp. L 323-L 325 (1985)
- 2) 森, 中村, 緒方, 大石, 大田, 松本, 酒井, 日向: "31 万画素 CMD イメージャ", 1989 テレビ全大, 2-11, pp. 33-34
- 3) J. Hyncek: "A New Device Architecture Suitable for High-Performance Image Sensors", IEEE. Trans. Electron Devices, **35**, 5, pp. 646-652 (1988)
- 4) J. Hyncek: BCMD—An Improved Photocite Structure

for High Density Image Sensors", IEEE Trans. Electron Devices, **38**, 5, pp. 1011-1020 (1991)

- 5) C. T. Sah: "Physics of Semiconductor Devices", Wiley-Interscience, New York, p. 357 (1969)
- 6) A. van der Ziel: "Thermal Noise in Field-Effect Transistors", Proceedings of the IRE, **50**, 8, pp. 1808-1812 (1962)
- 7) C. T. Sah: "Theory of Low Frequency Generation Noise in Junction Field Transistors", Proc. IEEE, **52**, 7, pp. 759-814 (1964)
- 8) J. C. Irvin: "Rsistivity of Bulk Silicon and of Diffused Layers in Silicon", Bell System Tech. Jour., **41**, 3, pp. 387-410 (1961)

しら き ひろあき
白木 広光 昭和 36 年, 名古屋大学理学部物理学科卒業。同年, 日本電気(株)に入社。撮像管, Si-ビジコン, CCD および集積回路の研究に従事。マイクロエレクトロニクス研究所センサ研究部長, 同所長を務める。現在, 主席研究員。工学博士。正会員。