高速演算器の多重使用に関する一検討

正会員 佐々木 信 之[†], 正会員 八 木 伸 行^{††}
正会員 福 井 一 夫^{††} 正会員 榎 並 和 雅^{††}

A Study of Multiple Use for Fast Processors

Nobuyuki Sasaki[†], Nobuyuki Yagi^{††}, Kazuo Fukui^{††}
and Kazumasa Enami^{††}

Abstract This paper considers an algorithm that can realize the multiple use for plural fast processors. For this purpose, the fast switching network which connects processors and variable delays is needed. A DPS (Digital Signal Processor) chip model is assumed that includes plural multipliers, arithmetic logic units, variable delays, registers, and a cross point. The algorithm is studied for many examples and confirmed by software simulation. The digital master control system for a broadcast station is studied as an example and the DSP chip model can be very successfully used for the TV master control system. Each multiplier, alu, or variable delay is very efficiently assigned and the equipment could be made much smaller.

1. ま え が き

近年、映像メディアの発展は著しく、既存の放送局はもとより、放送衛星や通信衛星による放送や、企業におけるクロードなユースによる利用、あるいはレンタルビデオに至るまで、映像信号の豊富な情報量に基づいた情報の授受はますます盛んになってきている。一方、BS-3bによる1日9時間のハイビジョン試験放送もすっかり軌道に乗り、NTSC、HDTVを問わず、安価で短期間の映像ソフトウェア制作の必要性は日に日に高まっている。このような背景のもとで筆者らは、映像信号をプログラマブルに処理することで、自由度・拡張性が高く、極めて短期間で新しい映

像処理が実現できるNTSC版Picotシステム¹⁾を開発したが、その延長としてHDTVに対応できるシステムを開発するに際し、HDTV、NTSCの両システムに効率良く対応できるための基本的な検討を行ったので、その結果を報告する。

本論文ではまず、HDTV、NTSCの各信号処理をケーススタディし、映像信号のプログラマブルな処理の適用のために必要な機能を考察した。その結果を基に、複数の高速演算器とスイッチングネットワークを持つプログラマブルな映像信号処理用プロセッサのモデルを設定し、各種のケーススタディを行った。特に同一デバイスでHDTVとNTSCの両方に対応することを想定し、その際、低速側のNTSC信号の処理

キーワード：画像処理プロセッサ、デジタル信号処理、並列処理、HDTV

1992年7月、テレビジョン学会年次大会で発表

1994年5月16日受付、1994年12月28日最終受付

[†] 株式会社東芝 小向工場 映像情報技術部(〒210 川崎市小向東芝町1, TEL 044-548-5114)

^{††} NHK 放送技術研究所 先端制作技術研究部(〒157 東京都世田谷区砧1-10-11, TEL 03-5494-2310)

[†] Komukai Works, Toshiba Corporation (1, Komukai Toshiba cho, Kawasaki shi, Kanagawa 210, Japan)

^{††} NHK Science and Technical Research Laboratories (1-10 11, Kinuta, Setagaya ku, Tokyo 157, Japan)

において、可変ディレイを調整することで高速演算器の効率の良い多重使用を実現するアルゴリズムと、複数の低速信号処理を高速信号処理の回路構造のままでディレイのみ変えて行う方式について詳細に論じた。

最近のデジタル信号処理デバイスには、9個の積和演算器を9タップの1次元フィルタ構成と、 3×3 の2次元空間フィルタの構成を選択できるものや、クロック周波数を1/2に落とすことでタップ数を2倍にするようなものもあるが、本研究のように任意の回路構成に対して演算器を多重使用するような試みや製品はいまだ存在せず、その有用性を確認できた。

2. HDTV と NTSC の信号処理¹⁾²⁾

筆者らは、NTSC 版 Picot システムの開発に際して、放送機器(主に NTSC のスタジオ用デジタル機器)の信号内容を分類した。その結果を表1に示す。ポイント処理とは画素毎の演算であり、さらに画素値に依存して処理が変わるタイプ、フィールドシーケンスに依存するタイプなどに分かれる。ただし画素値に依存するタイプも、Look Up Table (LUT)を用いれば処理が可能である。時間軸処理はメモリーやディレイにより異なる時間の画素の処理を行うもので、画面内では水平・垂直のディレイを使用し、画面間ではフィールドメモリーを介して Read/Write と演算を行う。波形発生処理は多角形を中心とした各種波形の発生を行い、その他の処理は画面データやパラメータに依存して頻繁に判断・分岐処理を行うものである。特に頻繁に条件分岐を要求される処理には*印をつけた。表1を見てもわかるように、演算の形態はポイント処理が主体であり、演算内容は積和が主体であるが非線形演算もあり、その他、アドレス演算などが含まれる。また、これらの処理を行うための演算器の接続形態は、コンポリューションのような一般的な形も含めて様々であり、それらすべてに対応するためには、演算器制御を高速に行えること、演算器間接続切り換

えが高速に行えて、かつ接続の自由度が高いことが必要である。

HDTV においても、NTSC に比べて処理速度が速いこと以外は同様の分類になる。したがって、HDTV 用の信号処理プロセッサに必要な機能としては、NTSC 用の信号処理プロセッサの機能におおむね準じることになるが、HDTV 用の信号処理プロセッサは当然、より低速である NTSC の信号も処理できるので、HDTV 用の高速演算器を速度を落とさずに NTSC の低速信号に適用できれば、効率の良い演算器使用が可能であることが予想される。

このように、放送映像信号処理を対象としてプログラマブルに演算器制御を高速に行い、かつ演算器間接続を高い自由度で行える信号処理プロセッサシステムは、NTSC 用としては例えば NTSC 版 Picot などがあるが、さらに HDTV 用として高速演算だけでなく低速信号処理の共用も考慮された信号処理プロセッサシステムは、これまで存在しなかった。そこで、高速の演算器間の接続の自由度の高い信号処理プロセッサを3章で仮定し、考察を進めていく。

3. DSP モデルの設定

2章での考察から、HDTV、NTSC の両方に対応できる映像信号処理 DSP のモデルを設定するにあたり、下記の条件を考える。

(1) 高速な演算器を複数持つ

近年のデバイス技術の向上にとともに、HDTV 信号対応の高速演算を行う演算器を1つの IC 内に複数個持つことは容易である。ここでは前記のように HDTV 対応の演算速度をサンプリング周波数の半分の 37.125 MHz に設定する。

当然のことながら、演算器は多数あれば(例えば、 m 個あれば) m 倍の演算が可能である。ただし、複数の演算器間の接続が固定なら、ある演算処理はできても別な演算処理には適用できず、この2種の演算処理をこなすためには、さらに多数の演算器が必要になる。したがって、演算器間の接続を行う部分のオーバーヘッドが小さければ、必要な演算器数の比較は以下のようになる。

ある演算処理 i に対して必要な演算器数を m_i とすると、全体の演算器数は、接続が固定なら $\sum m_i$ となり、接続が可変なら、最も効率良く演算器を使用した場合で $\text{Max}(m_i)$ となり、この比が効率向上の指数となる。

(2) 演算器間の接続が任意にしかもクロック単位に変更できる

表 1 放送用映像信号処理内容の分類

Classification of video signal processing for the broadcast use.

ポイント処理	データ依存型(LUT 使用)	クロマキー
	データ独立型	キーミックス、マトリクス
	フィールド依存型	NTSC エンコーダ
時間軸処理	画面内	エッジスーパー
	画面間*	特殊効果
波形発生処理*		ワイプ
その他処理*		キーマット

図 1 DSP のモデル
Model of DSP.

ネットワーク制御メモリーフォーマット

各出力に対するネットワーク制御メモリー

0	入力コード 1
0	入力コード 2
1	入力コード 3
	空

クロックレート (1b) $0: \times 1$
 $1: \times 1/2$

図 2 ネットワーク制御メモリー
Network control memory.

複数の演算器があっても、その接続の自由度がないと有効に利用できない。ここでは演算器間接続が自由に行える高速のネットワークを IC 内に持つことを考える。複数の演算器間の接続が演算速度と同速度でクロック毎にプログラムで切替可能とする。これにより単一の演算器を利用して複数のクロックで複数の演算処理を実行できることになる。

以上のような条件で映像信号処理プロセッサのモデルを図 1 のように設定した。アーキテクチャ上の工夫点としては、演算器間を自由に接続できるように入出力をネットワークを介して接続していること²⁾、可変ディレイ群を設けていることである。(2)の条件のた

め、ネットワーク制御はプログラムによりクロック単位で動作し、繰り返し動作を実現するために適当な番地からプログラムの先頭へループするものとする。すなわち、図 2 に示すように、各出力に対し 4 ワードのネットワーク制御用メモリーを持ち、各ワードには出力に対応する入力コードと、下に抜けるか 0 番地へ戻るかの選択を行う指示ビットがあるものとする。これにより最大 4 クロックサイクルの処理が可能となる(最大 4 クロックサイクルという値の理由は 4.1 節(2)参照)。また、2 クロック毎にしか NW 制御の必要のない場合もあり、その場合はクロックレートを 1/2 に指定することにより 2 クロック毎に 4 回の制御

表 2 DSP の概要
Summary of DSP.

レジスタ 1~10	16 b レジスタ	2 バンク
入力 1~6, 出力 1~6	12 b レジスタ	
ALU 1~4	16 b	4 kgate/ALU
MPY 1~4	12 b	3 kgate/MPY
可変ディレイ 1~8 (最大 4 タップ)	16 b	
ネットワーク	32 入力 30 出力	12 or 16 b
ネットワーク制御メモリー	6×4×30=720 b	2 バンク
ALU 制御メモリー	4×4=16 b	2 バンク
SEQ, HIF		
総ゲート数 約 100 k ゲート		
総ピン数 209 ピン		
演算速度 37.125 MHz 以上		

が行えるようにしておく。ネットワークの制御は垂直ブランキング期間(VBL)から映像有効期間になったタイミングで制御を開始するものとする。このような演算器間をネットワークで接続するという発想は、筆者らの提案した「Picot システム」²⁾で出てきたものであり、本論文ではさらにそれを発展させ、クロック毎に接続を切換えて演算器の効力利用を図ることを考えた。

このような信号処理プロセッサのモデルをハードウェア化した場合の概要を表 2 に記す。この IC をゲートアレイで実現したとしても、ゲート数、スピードとも、充分現実的な値である。

4. 低速信号処理時の多重使用

ここでは、HDTV、NTSC のそれぞれについて信号伝送形式と、それにともない想定した信号処理プロセッサの使用形態を検討し、高速演算器の低速信号処理時の有効利用について考察する。まず、用語の定義について述べる。

4.1 用語定義

(1) 高速/低速

高速信号は HDTV レベルの速度を意味し、低速信号は NTSC レベルを意味する。高速演算器とは HDTV 信号を処理できる速度の乗算器または算術論理演算器(以下 ALU)を意味する。実際は通常使われる CMOS ベースの ASIC で実現可能なデバイスの演算速度(クロック周波数)として、HDTV 信号の標本化周波数 74.25 MHz の 1/2 の 37.125 MHz が想定される。

(2) 多重度 m 、伝送レート r_1 、サンプリングレート r_2

伝送レート r_1 を、映像信号の伝送クロックレート

であり、信号処理プロセッサのクロックレートであり、高速演算レートにもなる値とする。また処理される映像信号のサンプリングレートを r_2 とした時、多重度 m は(1)式で与えられる。

$$m = \frac{r_1}{r_2} \quad (1)$$

通常 NTSC 信号への適用を考えた場合、モデルに設定した DSP の速度からサンプリングレートの 2 倍まで伝送レートを上げられるので、 $r_1=14.3$ 、 $r_2=28.6$ 、 $m=2$ となる。また C 信号は Y 信号の 1/2 の帯域なので Y 信号に対し $m=2$ であれば C 信号については $m=4$ となる。そこで本論文では $m=4$ を Max とし、想定している。

(3) 演算器数 n

乗算器(MPY)と ALU の数は必ずしも同数にする必要はないが、ここでは MPY n 個、ALU n 個が 1 つの信号処理プロセッサ内に装備されているものとし、演算器数 n と定義する。

(4) ステージ

多重度 m の場合、1 サンプル期間は m 個のクロックから構成されるので、その m 個のクロックに順番をつけて、 i 番目 ($1 < i \leq m$) のタイムスロットを第 i ステージと呼ぶことにする。

4.2 映像信号の伝送形式と演算器の使用形態

本節では、HDTV、NTSC 信号の各種伝送形式と演算器の使用形態について説明する。

(1) HDTV

HDTV 信号の伝送形式は、標本化周波数 74.25 MHz で伝送周波数を 37.125 MHz とすると下記の形態になる。

$Y_{e1}, Y_{e2}, Y_{e3} \sim$ e は偶数番目,
 並列 $Y_{o1}, Y_{o2}, Y_{o3} \sim$ o は奇数番目の
 伝送 $P_{r1}, P_{r2}, P_{r3} \sim$ 画素を表す。
 $P_{b1}, P_{b2}, P_{b3} \sim$

輝度信号(Y 信号)は 74.25 MHz レートを 37.125 MHz 2 本で並列伝送し、色信号(P_r, P_b 信号)は輝度信号の 1/2 の帯域なので 37.125 MHz 1 本で伝送する。

(2) NTSC-2(コンポジット)

伝送レートを映像サンプリングレートの整数倍(下記の例では m 倍)にする。この場合、コンポジット信号を $V_i (i=1, 2, \dots)$ とすると下記の形式となる。

$$\underbrace{V_1, *, \dots, *, V_2, *, \dots, *}_{m}$$

* はダミーデータである。 m が整数であるので (m

—1) 個のダミーデータを挿入するのみで、特に速度変換のためのメモリーは必要としない。この場合、可変ディレイのダイナミックな接続により演算器使用効率の向上が期待できる。これについては4.3節で詳細検討を行う。

(3) NTSC-3(コンポジット)

伝送レートをサンプリングレートの整数倍とした時、複数のコンポジット信号を位相をずらして時分割多重する。 $m=2$ の場合、2つのコンポジット信号を $V_{ai}, V_{bi} (i=1, 2, \dots)$ とすると下記の形態になる。

$$V_{a1}, V_{b1}, V_{a2}, V_{b2} \dots$$

(2)は(3)の特殊ケースであり、同様な演算器使用効率の向上が期待できるが、本論文では検討は行わない。

(4) NTSC-4(コンポーネント)

コンポーネント信号の伝送形態は、サンプリング周波数13.5 MHzの2倍の27 MHzのレートでY信号とC信号が時分割多重されて伝送される。

$$Y_1, C_{R1}, Y_2, C_{B1}, Y_3, C_{R3}, Y_4, C_{B3}, \dots$$

(3)と異なるのは異種の複数信号のインタリーブである点であるが、(3)の特殊なケースと考えることもでき、本論文では検討は省略する。

4.3 多重使用

まず4.2節(2)のケースにおいて、可変ディレイのダイナミックな接続により同一演算器を多重使用して使用効率を上げる方法について考える。前記のように多重度 m の場合、入力データは m 個に1個のみ有効で、残りの $(m-1)$ 個はダミーデータである。

(1) ケーススタディ

・ケース1 ここでは演算器数が1~2と少ない

図3 ケース1
Example 1.

ケースについてまず検討を行う。またMPY, ALUの演算器は本来2入力だが、簡単のため定数との演算の場合は1入力のような書き方をする例もある。まず図3(a)のケースを考える(演算結果をラッチして格納する演算レジスタが|で表示され、後述の追加ラッチは太線の■で表示されている)。演算は2ステージ/データをとることができるので、ステージをそのまま割り振ると図3(b)となり、MPY, ALUとも第1, 第2ステージへの振り分けができない(演算レジスタの記号の所にステージNoを記入してある。MPYは2個とも第1ステージ, ALUは2個とも第2ステージになる。もしALU, MPYを、1データ内で第1, 第2ステージと割り振れば、異なる種類の計算を単一の演算器でできることになる)。そこで一般的にデジタル信号処理回路では、複数信号間、あるいは基準信号に対する位相合せのためシフトレジスタが使用されることを考慮し、一段のシフトレジスタであるラッチを1つ追加してみると図3(c)のようになる。これによりMPY, ALUの第1, 第2ステージへの振り分けが可能になり、1つの物理的な演算器がブロック図上の2つの演算を果たすことになり、演算器を有効に使用できる。各ステージにおける演算器間の接続を図4に示す。

・ケース2 MPY, ALUが2個ずつで多重度は2とすると、4回ずつ乗算、加算ができるという例である。この場合、どの演算を1つの演算器に多重するかにより、いくつかの振り分けがあり、図5の(b)と(c)に線で囲んで示してある。ここで図5(c)の一部を取りあげると、 $m=2, n=1$ として図6のように追加ラッチが必要となる。追加ラッチ1はMPYのステージ振り分けのためラッチであるが、追加ラッチ2は $i_1 \rightarrow \text{ALU}$ と $i_2 \rightarrow \text{ALU}$ の経路長(ラッチ数)が変わらないように入れたものであり、追加ラッチ1に対する付随的なものであり、このような経路長合わせが必要になることがわかる。

図4 演算器間接続例

Example of the connection between the multiplier and ALU.

図 5 ケース 2
Example 2.

図 7 経路長の説明
Explanation of path length.

図 6 ケース 2 の一部
Part of example 2.

(2) アルゴリズム

本節では、フィードバックループを除く回路網について、高速演算器を多重使用する場合の可変ディレイ挿入アルゴリズムについて考察する。今、フィードバックループを除いた有向グラフ G_D において、演算器 m_i と m_j を異なるステージに振り分けたい場合で、かつ m_i と m_j が同ステージにある場合、 m_i, m_j のいずれかの手前にラッチを 1 つ挿入することでステージ振り分けを 1 段階進めることができる。この際、それまでに完成しているステージ振り分けに影響を与え

$m = 2$
 $n = 1$

初期状態, 2 個の MPY, ALU は同ステージになっている。(m_1 と m_2 は第 1 ステージ, a_1 と a_2 は第 2 ステージ)

まず, MPY を 1, 2 ステージへ振り分ける。(本当はこれでできている)

ALU (a_2) を前の状態に戻す。

次に ALU を 1, 2 ステージへ振り分ける。

ALU₂ の前のラッチが 2 個まとまったので除く。(経路長合わせに無関係なので)

図 8 ケース 1 再考
Re-study of example 1.

なければ、有向グラフ G_p においてラッチの数はシステムディレイに関係するのみなので、いつかは必ず完成することになる。これまでに完成しているステージ振り分けに影響を与えないためには、ラッチを挿入した演算器の直後に(ステージ数-1)個のラッチを挿入した後、経路長合せを行えばよい。最後に1つの枝の m 個の連続したラッチは経路長差が保たれるように注意して取り除く。振り分けるステージ数は、入れるラッチの数により決まるので、任意のステージへ振り分けることが可能となる。ここで経路長とは演算器をノードとするネットワーク経路におけるラッチの総数であり、経路長合せとは1つのノードに入る経路長の差を一定とすることである(図7参照)。以下、図8、図9の例によりアルゴリズムを実証していく。

図8においてはまず m_2 のステージ振り分けのた

図9 ケース3
Example 3.

め、 a_1 と m_2 の間に追加ラッチを入れ、 a_2 を元の状態に戻すため m_2 と a_2 の間に追加ラッチを入れ、さらに a_2 のステージ振り分けのため、 m_2 と a_2 の間に追加ラッチを入れた後、 m_2 と a_2 の間のラッチをまとめて2個除いている。図9においては、さらに2つのパスの経路長合せの追加ラッチが m_1 と a_1 の間に必要である。

これらの例から、フィードバックを含まない回路網について、前記アルゴリズムに従って演算器のステージ振り分けによる多重使用が可能であることがわかった。フィードバックを含む場合は、当然ループ内のラッチの数を変えることはできず、上記アルゴリズムは適用できないが、映像信号処理においてはフィードバック回路網の利用例は少ないので問題はない³⁾⁴⁾。可変ディレイのダイナミックな接続により演算器を多重使用する本方式については、PC上で機能シミュレーションにより動作を確認している。

5. スタジオ機器への応用⁵⁾⁶⁾

ここでは、4章で考察した各種の使用形態の複合応用例として、実際のスタジオ機器で使用されている各回路についてこの構造を明らかにし、本論文で提案している信号処理プロセッサ(以下、DSP)のアーキテクチャの適用を考察した。アプリケーションとしてNTSCのデジタルマスターを取りあげ、映像処理部ブロック図を図10に示す。標準化周波数14.3 MHzのコンポジットデジタル信号であり、量子化10ビットである。機能としてはFA(Fading Amp)部、プロセス部、スーパー部(原色スーパー含、2系列)から構成される。次に補足説明する。

(1) FA部

((BASE列の映像信号レベル) - 240) $\times$ K
 10 b 量子化で240となるペDESTAILレベルを引く。フェードイン、フェードアウト処理も行う。

(2) プロセス部

hue, sat, ped, gain (γ) のプロセスを行う。

(3) OL部 Y/C sep

色付きスーパー素材対応の処理を行う。

(4) Letter Key 発生処理

通常はY信号で良いが、Yが低くてsatが高い場合のLetter Key 発生のための処理を行う。

$$a \times |c| + b, \quad a, b: \text{パラメータ}, c: I, Q$$

全体としてユニット6枚(FA + プロセス1, NAM1, スーパー4)構成が現状である。

次に、本論文で提案しているDSPのICのデジタルマスターへの適用を考えてみる。図10を演算器

図 10 NTSC デジタルマスター映像処理部ブロック図
Block diagram of the NTSC digital master control system.

図 11 デジタルマスター演算 IC 割当
Assignment of DSPs for the digital master control system.

レベルまで落とし、さらに DSP の IC 内の各演算器に振り分けてみると図 11 の点線のようなになる。演算器の有効利用という面から、できるだけ演算器を使い切るようにしてみた。

次に IC 01 に振り分けられた各回路についてみていく。図 11 の一部である図 12(a)については、I、Q は 1/4 レートなので 1 個の MPY を 4 回切替えて使う。ALU は 1/4 レートで 2 回使うので半分しか使用していない。図 12(b)については、Y は 1/2 レート、

図 12 図 11 の回路の一部
Part of the circuit diagram of Fig. 11.

I, Q は 1/4 レートなので MPY, ALU 各 1 個ですべてをまかなえる (Y, I, Y, Q と切換えて計算する)。IC 01 についての演算器の使用率は下記ようになる。

MPY 1	1.0	ALU 1	0.5
2	1.0	2	1.0
3	0.5	3	1.0
4	1.0	4	0.5

演算器使用率 81%

また、図 12(a)で I, Q の信号処理に 4 個の MPY と 2 個の ALU が必要であったのが、図 12(b)の I, Q では MPY と ALU が 2 個ずつであり、3 章で述べた効率向上の指数は 1.5 となる。

これから、全体で DSP の IC 3 個と、3 D Y/C sep 部、EDGE 発生用フィルタ部 ×2 で構成できることになる。従来はディスクリット回路で組まれていたので、DSP 化による効果と演算器の多重使用による使用率向上による効果により、ユニット枚数を現状のシステムの半分にすることができる。DSP 内の演算器接続は完全にプログラマブルなため、柔軟に系統追加などの回路変更に対応できる。

6. む す び

以上述べてきたように、ハイビジョンを対象とする、高速演算素子の低速信号処理時の多重使用による効率向上について、信号処理プロセッサの IC のモデリングを行い、種々の使用形態を考え、各方式について具体的なケーススタディをふまえながら効率の高い

使用法とそのアルゴリズムを示した。また放送局内のアプリケーションとして、マスター送出設備等への適用例を考察し、スペースファクタ向上に関して相当の効果が確認できた。近い将来のデバイス技術向上を考えると、ネットワーク部のシリアル化はかなり実現性も高く、その場合、ゲート規模でのネットワーク部のオーバーヘッドは現在の想定以上に小さくなり、ますます有効性は向上するものと思われる。

今後は、信号処理プロセッサの IC の実現や、演算素子の自動振り分けソフトウェア開発等が課題となると思われる。

本研究に当たり、有益なご助言を頂いた NHK 放送技術研究所、(株)東芝小向工場の関係各位の方々に感謝いたします。

〔参 考 文 献〕

- 1) 榎並, 八木, 矢島, 福井, 金井, 三上, 村上, 佐々木, 星野, 春川, 小暮: “汎用映像信号処理システム-Picot システム”, テレビ誌, **43**, 2, pp. 178-186(1989)
- 2) 八木, 矢島, 榎並, 三上, 佐々木, 星野, 春川, 山田: “実時間映像信号処理 LSI-Picot のアーキテクチャ”, 信学論 C-2, **J72C**, 5, pp. 346-353(1989)
- 3) 八木: “リアルタイム映像信号処理装置とその応用”, 情報学誌, **34**, 11(1993)
- 4) 日本放送協会編: “放送におけるディジタル技術”, pp. 178-181, 日本放送出版協会
- 5) 高橋, 萬: “NHK 放送センターディジタル切り換え・分配システム”, テレビ学技報, **15**, 8, pp. 7-12, BFO 91-2 (Jan. 1991)
- 6) “最新の放送技術”, テレビ誌, **46**, 4 (1992)

さ さ き のぶゆき

佐々木信之 昭和 51 年, 東京大学大学院電気工学専攻修士課程修了。同年, (株)東芝に入社。放送局向けスタジオ機器の開発・設計に従事。工学博士。正会員。

ふく い かずお

福井 一夫 昭和 50 年, 東京工業大学大学院電子物理工学専攻修士課程修了。同年, NHK に入局。甲府放送局を経て, 昭和 54 年より, 放送技術研究所に勤務。コンピュータグラフィックス, 画像処理装置等の番組制作のための映像機器の研究, 開発に従事。現在, 同所先端制作技術研究部主任研究員。正会員。

や まぎ のぶゆき

八木 伸行 昭和 55 年, 京都大学大学院電気工学専攻修士課程修了。同年, NHK に入局。昭和 57 年より, 同放送技術研究所に勤務。現在, 同所先端制作技術研究部に所属。画像処理システム, 動画画像処理, 番組制作技術の研究に従事。工学博士。正会員。

え なみ かずまさ

榎並 和雅 昭和 46 年, 東京工業大学電子物理工学科卒業。同年, NHK に入局。金沢放送局を経て, 現在, 同放送技術研究所先端制作技術研究部部長。ディジタル映像処理技術, 並列コンピュータアーキテクチャの研究に従事。工学博士。正会員。