水平 3 ライン同時出力を備えた 増幅型固体撮像素子 AMI

正会員 安藤 文彦[†], 正会員 菅原 正幸[†] 正会員 藤田 欣裕[†],
正会員 川島 光^{††}, 村田 直文^{††}, 山脇 正雄^{††}

An Amplified MOS Image Sensor with Horizontal 3 Line Outputs

Fumihiko Andoh[†], Masayuki Sugawara[†], Yoshihiro Fujita[†], Hiroshi Kawashima^{††},
Naofumi Murata^{††} and Masao Yamawaki^{††}

Abstract An image sensor for image processing has been developed. A 1/4-inch 250,000 pixel amplified MOS imager has been equipped with three independent outputs. The amplified MOS imager's non-destructive read-out operation and three lines of memory built in the sensor make it possible to output the signals of three independent lines simultaneously. By applying this function, a vertical DTL circuit and an FPN suppression of 10.8 dB are realized without an external memory.

1. ま え が き

この数年来、撮像素子の固体化が進み、解像度、感度ともに、ほぼ要求を満足するものが供給されるようになった。次の段階として、広いダイナミックレンジや、何らかの画像処理に対する機能を持つことが望まれている。

画像処理に対する機能には極めて多くの要素があるが、我々はそのひとつとして、輪郭強調(エッジエンハンサ)に注目した。通常のテレビカメラは、画像の精細感を出すために輪郭部にそれをさらに強調するような信号(エッジ信号)を付加している。それは、垂直方向、水平方向ともに行われるが、垂直方向のエッジ信号を作るためには、通常 2 H のディレイラインまたはメモリーを必要とする。現在は外付けの回路で行われているが、相応の回路規模が必要となり、消費電

力も少なくない。特にハイビジョンのように画素数が多く、読出し速度も速くなると、カメラ製作の上でその負担は増大する。したがって、これらの画像処理用信号がイメージセンサ内で作られると、組み立て工数や消費電力の点で大変有利である。

このたび我々は、以前から研究を進めていた増幅型固体撮像素子 AMI (Amplified MOS Imager)¹⁾²⁾ の非破壊読出しを利用して、垂直エッジ信号を作り出すための映像信号を出力できる素子を試作した。AMI は本来次のような特長を持っており、画像処理回路を搭載できる撮像素子としての応用範囲が広い。

- (1) 高感度、高 S/N
- (2) 積層化が容易で積層膜の極性を問わない
- (3) 高速化が容易
- (4) 非破壊読出し
- (5) ロジックプロセスとの整合性が良い

キーワード：増幅型固体撮像素子，AMI，オンチップ信号処理，エンハンサ，輪郭補償，固定パターンノイズ
ISSCC TP13.6, (1994. 2), 信学技報, Vol. 94, No. 122 (1994. 6) で発表
1994 年 9 月 22 日受付, 1995 年 2 月 8 日再受付

[†] NHK 放送技術研究所 イメージデバイス研究部(〒 157 東京都世田谷区砧 1-10-11, TEL 03-5494-2247)

^{††} 三菱電機株式会社 ULSI 研究所 LSI プロセス開発第 4 部(〒 664 伊丹市瑞原 4-1, TEL 0727-84-7363)

[†] NHK Science and Technical Research Laboratory (1-10-11, Kinuta, Setagaya-ku, Tokyo 157, Japan)

^{††} ULSI Laboratory, Mitsubishi Electric Corporation (4-1, Mizuhara, Itami-shi, Hyogo 664, Japan)

今回は特に(4),(5)に着目し、基本的な動作を確認するため、1/4インチ25万画素のテストデバイスを試作した。

2. 素子の構造と動作

我々は、先に1/4インチ25万画素のAMIを試作して、その特性を調べ報告した^{3)~5)}。今回、それと同じ構成のセルを使用し、垂直エッジ信号を得るための水平3ライン分の映像信号を同時に得るため、図1に示すような構成の素子を試作した⁶⁾⁷⁾。この素子は、上端と下端にそれぞれ3ライン分の容量性メモリと、3本の出力線を備えている。単位画素の構成および構造は以前のものと変わらず、インタレース動作において、垂直2画素の蓄積電荷を加算して読出す方式を採っている。

図1において、まずAフィールドでは、VTAがハイレベル(VH)となることによって T_g がONとなり、上側のフォトダイオード PD_1 の電荷を増幅用FETが接続されているフォトダイオード PD_2 に転送し、2画素の電荷を混合する。この混合された電荷の値を増幅用FETで増幅し、垂直信号線 I_1 を通して対応するメモリに書込む。この動作を水平ブランキング期間内に、それぞれ読出すべき3本の水平ラインに対応して3回行う。水平読出し期間では、VTAはローレベル(VL:0V)となり、画素と垂直信号線 I_1 は切り離される。

ϕ_{SR} はそれぞれのラインの信号読出し前に、垂直信号線 I_n を一定値 V_{SR} にリセットするための動作パルスである。 V_{SR} は通常0Vの値をとる。

垂直信号線をリセットし、画素から信号を読出し、メモリに書込むまでの一連の動作に要する時間は、回路シミュレーションより1 μ sあれば充分であることを確認している。したがって、水平ブランキング期間(NTSC方式で9 μ s、ハイビジョン方式で3.77 μ s)内に前記動作を3回行うことは充分可能である。

同様に、BフィールドではVTBがハイレベルとなり、下方のフォトダイオード PD_3 の電荷を積算して読出し、対応するメモリにその値を書込む。VLは読出し用電圧(VM=4V)とリセット用電圧(VH=6V)を供給しており、非選択時(VL=0V)と合わせて3値の値をとる。

水平方向に配列した奇数画素の信号は上端のメモリに、偶数画素の信号は下端のメモリに送り、水平読出し時には隣接する2画素の信号を、上下それぞれの出力線から同時に読出す方式をとっている。これは、ハイビジョンなどの高速読出し(データレート74

図1 開発した素子の構成図
A block diagram of the image sensor.

表1 素子の仕様
Specifications.

画素数	510(H)×493(V)
画素サイズ	7.2 μ m(H)×5.6 μ m(V)
撮像エリア	3.67mm(H)×2.76mm(V) (1/4インチ光学系)
チップサイズ	5.0mm(H)×4.7mm(V)
出力	6並列
水平クロック	37MHz
データレート	74MHz

MHz)に対応できるように、水平シフトレジスタの動作周波数を1/2に下げる目的で、上下2分割に設計した。したがって、上端には奇数画素、下端には偶数画素の信号が出力され、それぞれに当該ライン(n)と、1ライン前($n-1$)、1ライン後($n+1$)の6種類の出力が同時に得られる構造となっている。

輪郭強調動作では、同一の水平ラインの信号を非破壊読出しによって3回読出した後、次の水平ブランキング期間にVLをハイレベル(VH)にし、読み終わったラインをリセットする。

FPNキャンセル動作では、水平ブランキング期間内に画素から信号を読出しメモリに書込んだ直後に、VLをハイレベル(VH)にして同一画素をリセットし、その信号値を他のメモリに書込む。

この素子の仕様を表1に示す。また、試作したチップの写真を写真1に示す。

3. 素子の機能

次に、この素子の動作について述べる。

3.1 輪郭強調動作

輪郭強調信号(エッジ信号)は通常、隣接画素との差を取り、その差に比例した信号として作り出される。

写真 1 素子の顕微鏡写真

A photomicrograph of the image sensor.

図 2 3ライン同時読出し回路の構成図

A circuit configuration of the vertical 3-line readout.

したがって、垂直方向のエッジ信号を作るためには、水平3ライン(3走査線)分の映像信号を必要とする。

この目的に適合した出力を備えた素子が今回試作のAMIで、その読出し回路のブロック図を図2に、駆動波形を図3に示す。ある垂直読出し期間では、その読出し前の水平ブランキング期間に、まず t_1 で垂直信号線を電圧 V_{SR} にリセットし、 t_2 で第 $n-1$ ラインが選択され、そのラインの映像信号を、 C_1 を含む一連の対応する水平メモリーに書き込む。次に t_3 で第 n ラインが選択され、同時に C_2 を含む他の対応するメモリーに書き込む。続いて t_4 で第 $n+1$ ラインが選択され、同様に C_3 を含む残りの対応するメモリーに書き込む。

この素子は高速駆動を可能とするため、1つの水平ラインに対して2つの出力線を備えているので、水平に隣接した画素の信号は上下別々のメモリーに送られ記憶される。

信号を書込むメモリー C_n は、容量500 fFのMOS容量を用いている。一方、単位画素において増幅用トランジスタが接続されているフォトダイオード PD_2 の容量 C_{PD2} は16.8 fFである。したがって電荷増幅度は

$$C_n/C_{PD2}=29.8 \quad (1)$$

となり、約30倍の増幅を行って読出している。

今回試作した素子では、 $C_n=500$ fFとしたが、これは垂直方向に拡大可能な構造となっているため、さらに3~4倍の容量増加は充分可能である。なお、試作素子の画素とメモリーを結ぶ垂直信号線の浮遊容量は1.7 pFである。

水平読出し期間では、上下それぞれ3本の出力線

図 3 読出し時の駆動波形
 t_1 : Signal line reset
 t_2 : Signal transfer from line $n-1$ to memory C_1
 t_3 : Signal transfer from line n to memory C_2
 t_4 : Signal transfer from line $n+1$ to memory C_3

図 3 読出し時の駆動波形
A pulse timing chart of the vertical 3-line readout.

に、上端には奇数画素の、下端には偶数画素の $n-1$, n , $n+1$ の信号が同時に出力される。これを外部回路で、1画素の遅延を通して上下の対応する出力線の信号を重ね合わせ、水平3ライン分の映像信号を作り出す。

この素子に用いているシフトレジスタは、クロック周波数37 MHzで動作可能であるため³⁾、サンプルレート74 MHzのハイビジョン信号にも対応可能であるが、ここでは基本原理の確認という目的のため、標準方式の駆動で実験を行った。したがって、クロック周波数は4.77 MHz、サンプルレートは9.5 MHzとなる。

次に、素子から得られた信号を図4に示す回路に通す。この回路は、主となる n ラインの信号 V_n に、垂

直方向に隣接する $n-1$ と $n+1$ ラインの信号 V_{n-1} , V_{n+1} を, その値を $1/2$ にし, 極性を反転させて加算

図 4 垂直エンハンサ出力回路
A block diagram of vertical DTL circuit.

図 5 第 n ラインの画素の垂直エンハンサ出力例
Output samples of n th line on processing circuit.

するものである。したがって, エッジ信号 V_e は次式のようになる。

$$V_e = V_n - \frac{1}{2} V_{n-1} - \frac{1}{2} V_{n+1} \quad (2)$$

このエッジ信号を第 n ラインの出力に加算するため, 最終的な第 n ラインの信号 V_{ne} は

$$V_{ne} = V_n + V_e = 2V_n - \frac{1}{2} V_{n-1} - \frac{1}{2} V_{n+1} \quad (3)$$

となる。この回路を通して得られる信号処理の過程を図 5 に示す。この図は原理説明のため, 第 n 番目の出力のみを補正し(実線), その前後の画素は補正前の値(破線)を示した。光学像に応じて, (a), (b), (c)のように隣接出力に大きなレベル差がある場合, 第 n ラインの信号は, よりその差が増大する方向にレベルが補正される。また(d), (e)のようにレベル差がないか, または傾斜している場合は, 何らエッジ信号を出さない。これらの例について各出力信号を数値で表したものを表 2 に示す。

前記例は中心とする 1 画素のみに注目した出力を示したが, この動作を垂直 1 列に対して連続的に行った

表 2 図 5 の例に対応した信号処理の数値例
Samples of processing video level on various cases
for figure 5.

条 件	V_{n-1}	V_n	V_{n+1}	V_e	V_{ne}
(a)	0	1	1	0.5	1.5
(b)	0	0	1	-0.5	-0.5
(c)	0	1	0	1.0	2.0
(d)	1	1	1	0.0	1.0
(e)	1	0.5	0	0.0	0.5

(映像信号の 100% を 1 とする)

図 6 連続的に信号処理を行った例
Output samples after processing for a vertical line.

場合の出力例を図 6 に示す。図からわかるように、信号処理を行うことによって、映像の細かな部分すなわち映像信号の周波数の高い部分がより強調され、解像度が向上し画像が鮮明になる。

AMI は非破壊読出しの素子であるため、ある 1 ラインに含まれる画素は、 $n-1, n, n+1$ とそれぞれの読出しラインに対応して 3 回読出され、ほぼ同一の映

像信号を 3 回出力する。その後、そのラインの画素は一斉にリセットされ、再び蓄積動作に入る。このように非破壊読出しを利用することによって、回路や駆動波形が簡単になる利点がある。

3.2 FPN キャンセル動作

同じ素子を用いて、固定パターンノイズ(FPN)のキャンセルを行うことも可能であるため、その動作実験も試みた。

まず、水平ブランキング期間に、読出そうとする n 番目のラインの信号を、 C_1 を含む一連の対応するメモリーに書込む。次に、そのラインの画素をすべてリセットし、そのリセット後の信号値を再び C_2 を含む一連の対応する他のメモリーに書込む。これにつづく水平読出し期間では、第 n ラインの光情報信号とリセット直後の信号を同時に出力し、外部の差動アンプ等で減算を行う。これでリセット直後の FPN をキャンセルすることが可能となる。

4. 結 果

垂直輪郭補償(垂直エンハンス)動作を行った場合の映像を写真 2(a)に示す。この動作を全く行わない場合の(b)に比べ、垂直方向に映像信号の変化が大きい部分の変調度が大きく向上していることがわかる。垂直エッジ信号は、そのレベルを任意に調節可能なので、映像に合わせて最適値に調整することができる。この映像は、垂直方向のみ輪郭強調動作を行っているが、解像度に与える効果は大きい。通常のカメラでは、水平方向にも同様の輪郭強調動作を行うので、解像度はさらに向上する。

この撮像素子の消費電力は、水平シフトレジスタを駆動するためにその 95% が使われている。そこで、素子内部に前記機能を追加したことによる消費電力の増加分を計算により求めると、素子全体の消費電力に

写真 2 垂直エンハンスの効果：(a) は画像処理後の映像，(b) は画像処理前の映像
An effect of vertical DTL. (a) : after processing, (b) : before processing.

(a)

(b)

写真 3 FPN 除去動作の映像例：(a)は FPN 除去後の映像，(b)は FPN 除去前の映像
An effect of FPN subtraction. (a) : after processing, (b) : before processing.

対して 1%以下となり，極めて少ない。

写真 3 には，FPN キャンセルの例を示した。(a) がキャンセルを行った映像で，(b) は何も処理しない映像である。測定は常温(外気温度 26°C，パッケージ温度 27°C)で行い，その結果 SN 比で約 10.8 dB(rms 値)の改善効果が得られた。当初，外部 FPN キャンセラの例から推察して 1/10(−20 dB)まで改善できるのではないかと予測していたが，11 dB 以上の改善は得られなかった。その理由として，暗電流の発生むら，リセット電位や，メモリー容量のばらつき，外付け回路の定数不適合等があげられる。この中でメモリー容量の違いは，映像上で縦すじとなって現れるはずであるが，写真 3 (a)ではそれらしい縦すじは見られないため，大きな要因にはなっていない。そこで単位画素について考えると，1 蓄積期間後に，ある画素に蓄えられる電荷 Q_a は

$$Q_a = Q_s + Q_r + Q_d + Q_m \quad (4)$$

Q_s : 光情報による信号電荷

Q_r : リセット動作直後の基準電荷

Q_d : 蓄積期間内に発生する暗電流による電荷

Q_m : 蓄積期間ごとに異なるランダムノイズ成分

で表される。ここで Q_m のランダムノイズとは，リセットに伴う kTC ノイズと，暗電流以外の原因で 1 蓄積期間中に画素のフォトダイオードに発生するノイズ電荷と，水平スイッチングで発生する読出し時のノイズに相当する成分等を合算したものである。

外部キャンセル法の場合は，光を遮断した暗状態の信号電荷 Q_{d0} に相当する出力を 64 フレーム加算平均しているため，外部メモリーに記憶される暗信号は

$$Q_{d0} = \overline{Q_r} + \overline{Q_d} + \overline{Q_m} \quad (5)$$

(ここで， $\overline{Q_r} = Q_r$ ， $\overline{Q_d} = Q_d$ ， $\overline{Q_m} \approx 0$)

に相当する出力となる。これを Q_a に相当する出力か

ら減算するため，減算後の出力に相当する電荷 Q_{b0} は

$$Q_{b0} = Q_s + Q_m \quad (6)$$

となり，光情報による信号電荷とランダムノイズ成分のみとなる。この処理を 10 ビットのデジタル回路で行っているため，理論通りの動作を行った場合，一例として −30 dB あった FPN は，さらに −30 dB の抑圧効果が得られることになる。しかし，現状では処理精度の問題や減算後の FPN が Q_m とほぼ同等になること等で，−20 dB の抑圧効果となっている。

一方，当素子で試みた内部キャンセルの場合，リセット直後の情報のみを用いているので，暗状態の出力信号 Q_{di} は

$$Q_{di} = Q_r + Q_{mr} \quad (7)$$

Q_{mr} : リセット直後のランダムノイズ

に相当する出力となる。ここで Q_{mr} のランダムノイズとは，リセットに伴う kTC ノイズと，水平スイッチングで発生する読出し時のノイズに相当する成分を合算したものである。これを Q_a から減算するため，減算後の値 Q_{bi} は

$$Q_{bi} = Q_s + Q_d + Q_m - Q_{mr} \quad (8)$$

となり， Q_{b0} に比べ Q_d と $-Q_{mr}$ が増加する。したがって，固定パターンノイズに関しては，暗電流 Q_d が各画素ごとに異なる場合，その分増加することになる。この暗電流のばらつきによる固定パターンノイズと回路系の精度の問題も加わって，FPN は約 −11 dB の抑圧効果にとどまったものと考えられる。今後，暗電流およびそのばらつきの低減と回路系の改善により，さらに 1/3 程度まで FPN を抑圧できる可能性はあると考えている。

一方，ランダムノイズに関しては， Q_m と Q_{mr} がほとんど同じ性質および大きさを持っていると考えられるため，この両者が完全に無相関の場合は $\sqrt{2}Q_m$

となる。しかし、その中に含まれる水平スイッチングによるノイズは、同じアクセス時間に同時に発生するため、その大きさ、位相とも互いに近似している可能性が高い。その両者を減算するため、水平スイッチングに関するランダムノイズは、外部 FPN 除去回路を用いた場合より少なくなる可能性がある。しかし、まだ詳しい測定は行っていない。

5. む す び

非破壊読出し方式を利用した新しいセンサの機能として、垂直輪郭強調出力を備えた 1/4 インチ型 25 万画素 AMI を試作した。

その結果、外部の 2 H 遅延線を用いずに、実用的な垂直エッジ信号を作り出すことができ、垂直解像度に与える影響が大きいことを実証した。これにより外付け回路の小型化が可能となり、消費電力の削減にも大きく寄与できる。この機能は、ハイビジョンカメラの場合、回路規模や消費電力の面でさらに大きな効果がある。

また、AMI の欠点である FPN に対しても、素子出力を単に外部で減算混合するだけで 10.8 dB 改善されることも確認した。また AMI は CMOS 回路と共通に製作可能であるため、画像処理回路を同時に搭載することができる。それによって、撮像素子上で FPN の除去処理が可能となり、外見上は CCD などの撮像素子と変わらない出力が得られる可能性がある。このように、今後の増幅型撮像素子としてのひとつの方向を示すことができた。

今回試作の素子は、基本動作を確認するためのテストデバイスであるため、垂直エンハンス機能と、FPN キャンセル機能を同時に動作させることはできないが、今後それらを同時に行う回路設計が課題となる。また前述の通り AMI は CMOS プロセスとほとんど同じ工程で製作可能であるため、現在外付けにしている差動増幅回路を本撮像素子の同一面上に作ることも、今後の開発の大きな要点となっている。

本素子を開発するにあたり、ご指導、ご助言、ご協力をいただいた三菱電機(株)ULSI 研究所の西村正課長、浅井外寿課長、山本秀和課長、NHK 放送技術研究所の小杉美津男職員、田中克職員、静岡放送局の宮川和典職員、元 NHK 職員 竹歳和久氏に深く感謝いたします。また、本センサを製作していただいた三菱電機(株)ULSI 研究所のプロセス担当の方々、ご協力をいただいた NHK 放送技術研究所のイメージデバイス研究部の方々に心から感謝いたします。

〔参 考 文 献〕

- 1) 安藤, 竹歳, 中村, 今井: “増幅型固体撮像素子”, テレビ誌, **41**, 11, p. 95 (1987)
- 2) F. Andoh, K. Taketoshi, J. Yamazaki, M. Sugawara, Y. Fujita, K. Mitani, Y. Matuzawa, K. Miyata, S. Araki: “A 250,000-Pixel Image Sensor with FET Amplification at Each Pixel for High-Speed Television Cameras”, ISSCC Digest of Technical Papers, pp. 212-213 (Feb. 1990)
- 3) H. Kawasima, F. Andoh, N. Murata, T. Tanaka, M. Yamawaki, K. Taketosi: “A 1/4 inch Format 250 K pixel Amplified MOS Image Sensor Using CMOS Process”, IEDM, pp. 575-578 (Dec. 1993)
- 4) 安藤, 川島, 田中, 村田, 菅原, 山脇: “1/4 インチ 25 万画素 AMI”, テレビ学技報, **18**, 16, p. 19 (Mar. 1994)
- 5) 山脇, 川島, 村田, 安藤, 菅原, 藤田: “CMOS プロセスを用いた 1/4 インチ 25 万画素増幅型撮像素子”, 信学技報, **94**, 204
- 6) M. Sugawara, H. Kawasima, F. Andoh, N. Murata, Y. Fujita, M. Yamawaki: “An Amplified MOS Imager Sited for Image Processing”, ISSCC TP13.6 (Feb. 1994)
- 7) 安藤, 川島, 菅原, 村田, 藤田, 山脇: “画像処理用信号出力を備えた増幅型固体撮像素子 AMI”, 信学技報, **94**, 122

あんどう ふみひこ
安藤 文彦 昭和 44 年、慶応義塾大学工学部卒業。同年、NHK に入局。青森放送局を経て、昭和 47 年、放送技術研究所に配属。超高感度 CCD カメラ、増幅型固体撮像素子 AMI、AMI を用いた 6 倍速カメラ等を開発。現在、AMI を応用した超高感度素子の開発に従事。正会員。

すがわら まさゆき
菅原 正幸 昭和 58 年、東北大学大学院工学研究科修士課程修了。同年、NHK に入局。神戸放送局を経て、昭和 62 年より、同放送技術研究所に勤務。固体撮像素子およびハイビジョンカメラの研究に従事。正会員。

ふじた よしひろ
藤田 欣裕 昭和 51 年、東京大学工学部電気工学科卒業。同年、NHK に入局。大阪放送局を経て、56 年より、同放送技術研究所に勤務し、現在に至る。同体撮像素子の評価、固体カメラの研究に従事。正会員。

かわしま ひろし
川島 光 昭和 58 年、東京理科大学工学部電気工学科卒業。同年、三菱電機(株)に入社。LSI 研究所に配属、イメージセンサの研究開発に従事。現在、ULSI 研究所にて LSI プロセスの研究開発に従事。正会員。

むらた なおふみ
村田 直文 昭和 63 年、東京工業大学大学院理工学研究科修士課程修了。同年、三菱電機(株)に入社。LSI 研究所に配属となり現在に至る。イメージセンサ、ロジックデバイスのプロセス開発に従事。

やまわき まさお
山脇 正雄 昭和 55 年、大阪大学大学院修士課程修了。同年、三菱電機(株)に入社。イメージセンサ、ASIC デバイスの開発に従事し、現在に至る。