超電導デジタルエレクトロニクスの最近の進展 —低消費電力型超電導ネットワークデバイスの開発の現状—

蓮尾 信也*

Recent Progress in Superconducting Digital Electronics —Recent Status on the Development of Low-power Superconducting Network Devices—

Shinya HASUO*

Synopsis: In recent years, the development of superconducting digital electronics has been making rapid progress. A variety of digital circuits based on Single-Flux Quantum (SFQ) device technology such as high-speed switching circuits for router systems and high-speed sampling oscilloscope systems have been demonstrated. These achievements have been mainly based on the NEDO project, “Development of Low-power Superconducting Network Devices”. This paper describes these recent progress and future prospects of superconducting digital electronics.

Keywords: SFQ device, network device, switching circuit, sampler circuit

1. はじめに

インターネットや携帯電話の普及に伴い、これまでとは比べ物にならないほど多くの情報が瞬時に得られるようになり、生活の質（Quality of Life）は大きく向上した。しかし、この状況を維持発展させるためには、裏方となるインフラ技術のたゆまざる進歩が要求される。具体的にいえば、5年で10倍にも増える情報量を処理するためのIT（情報技術）システムの高速化をどのように実現していくのか、また何MWも消費するルータやサーバの膨大な電力使用量をどのようにして抑制するのか、など大きな課題を解決しなければならない。しかし、従来技術の延長では、急速に増大するネットワークの要求に応えることが困難となり、ルータや基地局通信機器の処理能力不足に起因するネットワークの停滞や、サーバの消費電力増大に起因する設置の制約などが懸念されている¹⁾。

このような状況の下、新エネルギー・産業技術総合開発機構（NEDO）によって2001年に新しいプロジェクトの基本計画が策定された²⁾。これまでの半導体デバイスとは

全く異なる原理で動作する高速・低消費電力の超電導デバイスを開発し、デバイス性能に起因するネットワーク機器の高速化の限界、消費電力の増大等の問題を根本的に解決しようとするものである。具体的には、(1) 情報通信基盤の重要な構成要素であるルータ用スイッチ、サーバ用プロセッサに应用可能なニオブ系超電導デバイス技術を開発し、これらを実装したモジュールの性能実証を行うこと、および(2) 基地局通信機器および超高速計測機器への応用が期待される酸化物系高温超電導デバイスの技術を開発し、小型冷凍機に実装した小規模システムの性能実証を行うことである。もっと簡潔に言えば、超電導デバイスを用いることによって、先に述べたようなネットワーク社会の抱える窮状を救える可能性があるのかどうか、を示すことがこのプロジェクトに課された使命であった。

このような目的で、「低消費電力型超電導ネットワークデバイスの開発」プロジェクトは、2002年9月に開始された。財国際超電導産業技術研究センター（ISTEC）が経済産業省からの委託を受けた。この時点では低温超電導材料であるニオブを用いた超電導デバイス技術の研究開発だけがスタートした。2003年度からは、経済産業省からの直接委託ではなく、NEDOからの委託事業として引き継がれた。そしてニオブ系低温超電導デバイスだけでなく、酸化物系高温超電導デバイスを使った超高速システムもプロジェクトに含まれることになった。2007年3月にプロジェクトが終了した。ニオブ系デバイスは約4年半、酸化

Received March 24, 2008

* 財国際超電導産業技術研究センター 超電導工学研究所
〒135-0062 東京都江東区東雲一丁目 10-13
International Superconductivity Engineering Center,
Superconductivity Research Laboratory,
10-13, Shinonome 1-chome, Koto-ku, Tokyo 135-0062, Japan
E-mail: hasuo@istec.or.jp

されている。

図 2 に SFQ 論理回路の基本構成を示す。基本的な構成要素はジョセフソン素子 2 個を含む超電導ループである。超電導ループの中に磁束量子が入り出る瞬間だけジョセフソン素子の両端に電圧が現れる。これが SFQ パルスである。SFQ パルスの幅は数 ps で電圧振幅は 1 mV 程度である。このような超電導ループを図 2 のように並べて、例えば入力信号 A と B が 2 つとも入ってきたら出力信号 C が得られるようにすれば AND ゲートとして動作する。A、B どちらか一方が入ったら C に出力パルスが得られるように設計すれば OR ゲートとなる。ある瞬間に時間を止めてみれば、超電導ループの中に磁束量子が 1 個入っている場合と何もない状態が存在する。これが SFQ (単一磁束量子) 回路と呼ばれる所以である。

SFQ 論理回路の中では、このように数 ps という非常に短いパルスを用いて論理動作を行わせるので、20~100 GHz 程度の高速クロック周波数で動作させることが可能である。論理回路におけるクロックというのは、音楽におけるメトロノームのような役割と考えればよい。すなわち、回路動作のリズムを決めるものである。100 GHz のクロック周波数で動いている回路では、クロックが一周する時間は 10 ps であり、その間にまとまった論理演算を行うことになる。

SFQ 論理回路も半導体回路と同様に AND や OR ゲートなどの基本要素回路を組み合わせて複雑な LSI 回路を構成することが可能である。

4. 「低消費電力型超電導ネットワークデバイスの開発」プロジェクト

先に述べたように、本プロジェクトは 2002 年 9 月に LTS デバイスの研究開発が開始され、2003 年 4 月からは HTS デバイスの開発も並行して進められた。

プロジェクト開始以前には、高温系デバイスが実現できるのなら低温系は不要ではないかという議論があった。しかし、低温系と高温系は次のような利害得失を有し、どち

らか一方で事足りるものではない。低温系は、材料および動作が安定で、高集積化が比較的容易という長所がある反面、冷却機構の小型化および室温空間との接続に高度な技術課題がある。一方高温系は、冷却機構の課題が比較的軽微であるが、微細加工や集積化プロセスの難度が高いため、高集積化が課題となっている。半導体においても GaAs などの化合物半導体と Si 半導体ではそれぞれ応用分野が異なっていることを考えれば、低温系と高温系の役割分担が理解できる。低温系は冷却が比較的大掛かりになることからルータやサーバなどの大規模システムに向いており、高温系は高速計測器や小規模通信機器などの小型・高速機器に向いている。

このように相反する得失を有する低温系と高温系の技術開発を同一プロジェクト内で行った。このことは一方の得意技術を他方の不得意部分に応用することが容易となり、それぞれの課題解決が加速されるという相乗効果が期待できたからである。

本プロジェクトは、超電導技術の実用化フェーズまでの実証を目標範囲とし、最終製品を想定したうえで目標設定を行った。ニオブ系低温超電導回路では、基幹系ネットワークにおけるハイエンドルータを想定し、集積度を 10 万ジョセフソン接合規模まで高めることを最終目標とした。それにより、例えば 1 モジュールで 1 Tbps (bps=bit per second) のデータをやり取りするスイッチモジュールの動作を実証することとした。また、ハイエンドサーバを想定して、超高速プロセッサモジュールのプロトタイプの動作実証も行うこととした。一方、酸化物系高温超電導回路では、無線基地局通信機や計測器などの小規模機器への適用を想定し、集積度を 500 接合規模まで高めることを最終目標とした。それにより、アナログ・デジタル (AD) 変換回路における要素回路の 50 GHz 動作、および計測回路における 100 GHz の電気・光信号の計測動作を実証することとした。

本プロジェクトの研究開発体制を図 3 に示す。本プロジェクトを成功させるために、分散した組織にテーマを分担させるということではなく、できる限り集中して共同作業ができるようにした。このため必要と判断したテーマには企業や大学から ISTE の超電導工学研究所 (SRL) に向向させるなどによって、最適体制を作り上げた。しかも、超電導デバイス研究者だけでなく、半導体の専門家にも参加してもらって、幅広い技術を導入できるようにした。プロジェクトリーダーは名古屋大学の早川尚夫教授(当時、現名誉教授)が務められた。この体制の下で、図 4 に示すようなスケジュールでプロジェクトは進められた。

ニオブ系低温超電導デバイスと酸化物系高温超電導デバイスとは目標システムやその規模は異なっているが、超電導デバイスの早期実用化を実現するために最適なシステムをターゲットに選んでおり、実用化時期もほぼ同じであ

図 2 SFQ 論理回路の基本構成

る。このため、共通に開発すべき要素も多いので、低温と高温のデバイス技術が相互に関連し連携をとりながら進捗した。

図3 プロジェクトの推進体制

図4 プロジェクトの研究開発スケジュール、(a)はニオブ系低温デバイス、(b)は酸化物系高温デバイス

5. プロジェクトの成果⁸⁾

プロジェクト期間内に得られた LTS および HTS デバイスの主な成果を以下に述べる。

5.1 ニオブ系低温超電導デバイス開発

2002 年 9 月に開始されたニオブ系低温超電導デバイスでは、このプロジェクトに期間中に多くの重要技術を開発することができた。図 4(a) のスケジュールに示した各研究項目に沿って開発した技術を述べる。

5.1.1 ニオブ系 LSI プロセス開発

これまでニオブ系集積回路を作製する場合は、回路の配線層を重ねるにつれて凹凸が激しくなり、ニオブ配線層を4層以上重ねることは困難であった。そこで CMP (化学機械的研磨) 技術を導入し、ニオブの配線層の間の SiO_2 絶縁膜の表面を平坦化した (図 5 参照)。この平坦化法や高臨界電流密度の微小ジョセフソン接合形成法などの要素技術開発に成功し、これらを統合したアドバンスドプロセス (ADP) と名付けた新プロセスを開発した。ADP の主な仕様は、最小線幅 $0.8 \mu\text{m}$ ($1.5 \mu\text{m}$)、最小接合面積 $1.0 \mu\text{m}^2$ ($4.0 \mu\text{m}^2$)、臨界電流密度 $10,000 \text{ A/cm}^2$ ($2,500 \text{ A/cm}^2$)、ニオブ 9 層 (3 層)、シート抵抗 $2.4 \Omega/\square$ ($1.2 \Omega/\square$)、積層コンタクト (単層のみ) であり、すべての項目において目標を満足することができた⁹⁾。なお括弧内は、本プロジェクト開始以前の標準プロセスでの値である。とくに、平坦化法により可能となったニオブ層数の増加は、本プロジェクトの重要な成果の 1 つであるといえる。ADP を用いて、8 ビットシフトレジスタ、100 万個 SQUID アレイ、および 16 kRAM の 3 種類の回路が試作された⁹⁾。8 ビットシフトレジスタでは、120 GHz までの正常動作が確認され、SFQ 回路も半導体回路と同様に微細化により動作速度が向上するスケールリング則が成り立つことが証明された¹⁰⁾。100 万個 SQUID アレイでは、配線や層間のショートや断線が全くないチップが得られ、ADP の信頼性の高さが示された。約 8 万接合からなる 16kRAM では、従来の標準プロセスに比べて 5.7 倍の集積度向上が示されるとともに 10 万接合規模回路の動作が可能なが示された。

5.1.2 SFQ 回路設計基盤技術開発

SFQ 回路に適した論理合成ツール、自動配置配線ツールを開発し、論理記述言語から SFO 回路のレイアウトが

図5 平坦化したニオブ系LSIの断面構造

自動的に生成できる環境を構築した。この論理合成ツールによって、通常の半導体 LSI 設計に使われている HDL (ハードウェア記述言語) で論理動作を記述すれば、SFQ に適した論理回路が合成されるようにした。例えば、HDL で乗算を行う記述をすれば、SFQ の AND ゲートや OR ゲートなどを組み合わせた乗算器回路のブロック図が得られる。さらに自動配置配線ツールを用いると、この論理回路からマスクパターンレイアウトを発生させることができる。このことは、SFQ 回路技術者しか設計できなかった回路を、一般的な半導体技術者でも設計できるようになったことを意味しており、画期的な成果であるといえる。実際に、40 万接合からなる RISC プロセッサを設計することができた。40 万接合のプロセッサが 27.6 GHz で動作できることをシミュレーションにより確認した¹¹⁾。

5.1.3 スイッチモジュールの基盤技術開発

SFQ スイッチと CMOS ラインカードを用いたルータアーキテクチャを提案し、100 Tbps クラスの大容量ルータ用低消費電力スイッチが構築可能であることを示した。パケットスイッチ LSI として、データ経路の切り替えを行う 4×4 スイッチ、2 つ以上の信号が同時に同じ経路を辿るのを防ぐための 4×4 スケジューラ、スケジューラつき 4×4 スイッチを開発し、いずれも 40 GHz 動作を確認した^{12,13)}。また、基本単位となる 2×2 スイッチを小型化し、それらを用いた 16×16 スイッチの動作を確認した。これらのチップ写真を図 6 に示す。

図 4(a)に示したように、中間評価以降はとくに実装技術の開発に力を注いだ。中間評価の結果、評価委員の方々からプロトタイプシステム実現のために実装技術を強化すべきとのご意見を頂いたためである。そこで MCM (Multi Chip Module) 技術、極低温広帯域プローブ技術、冷凍機実装技術、SFQ 出力電圧昇圧技術などを開発した。これらのシステム化技術でスケジューラ付き 4×4 スイッチを冷凍機に実装したスイッチプロトタイプシステムを作製

図 6 スイッチ用各種回路のチップ写真

し、この装置を用いて 4 台のパソコンを結合した LAN によるパソコン間画像転送実験に成功した (図 7)¹⁴⁾。この実験においてすべてのチャンネルで通信応用に十分な 10^{-13} 台の低いビット誤り率 (BER) が得られた¹⁵⁾。さらに室温での光電変換により光ファイバーと接続した SFQ 2×2 スイッチの 40 Gbps 連続データに対する安定動作を確認した。これらは SFQ を用いた超電導デジタル回路の能力を室温に引き出した世界初の実験である。また、これらのシステムに使用しているスイッチチップは、それぞれ 160 Gbps、80 Gbps の高いスループットであるにもかかわらず、1 mW 以下の消費電力で実現できている。これは SFQ の低消費電力性を十分に印象付けることができる成果だと考えられる。

これらのデモに用いた MCM 技術にも大きな進展が見られた。MCM というのは、図 8 に示すように、シリコン基板でできたボード上に複数の SFQ チップを半田バンプで接続したものである。MCM ボード上にはニオブを用いて必要な配線が形成されている。この MCM 上に実装した複数の SFQ 回路チップの間で、100 Gbps 以上の高速信号のやり取りができることを実証した¹⁶⁾。これは、MCM ボードがあたかも 1 つの大きなチップであるかのように動作させることができることを意味しており、半導体では実現できなかったウェアスケーラブルコンピュータの可能性を示したもののといえよう。

図 7 SFQ4×4 スイッチを用いた画像伝送実験概念図

図 8 SFQ チップを MCM ボードに実装した概念図

5.1.4 プロセッサモジュールの基盤技術開発

この技術は主に名古屋大学と横浜国大のチームによって開発が行われた¹⁷⁾。SFQ に適した 4 ビットシリアル ALU など数多くの要素回路の開発を行った。この中で、CORE1 γ プロセッサ用キャッシュメモリの 36 GHz 動作など多くの要素回路が、25 GHz 以上の高速で動作している。これらの要素回路を用いて同期式プロセッサ CORE1 α シリーズや非同期プロセッサ SCRAM2 の開発を行った。CORE1 α では最高 7,220 接合を用いたプロセッサの 21 GHz 動作に成功した。SCRAM2 は 8,197 接合で構成し、すべての正常動作を確認できた。また、2 個の ALU をカスケード接続した 10,995 接合からなるプロセッサ CORE1 β を開発し、命令に対して最高 25 GHz、データに対して最高 17 GHz まで正常動作を確認できた。このときの消費電力は 3.4 mW であり、SFQ 回路の低消費電力性を示すことができた。

5.2 酸化物系高温超電導デバイス開発

酸化物系高温超電導デバイス開発は、2003 年 4 月より本プロジェクトの中の開発項目として組み込まれた。その後の 4 年間でプロトタイプシステム実現まで達成することができた¹⁸⁾。図 4(b)の各研究開発項目の主な成果を以下に示す。

5.2.1 酸化物系集積回路プロセス開発

それまでの酸化物系集積回路は、ジョセフソン素子を含む単純な構造のものしか作れなかった。このプロジェクトで目指したものは、超電導配線層や抵抗層を含む超電導 4 層の積層構造の作製技術と最小線幅 1 μm の回路加工技術である。これらの技術開発の結果、酸化物系集積回路と呼べる構造を実現することができた。このためには、プロセス途中の熱によってジョセフソン素子特性を劣化させない工夫などが必要であった。また、超電導配線層を形成した後の表面を 2 nm 程度の極限まで平坦に形成する技術の確立によって、作製ごとのジョセフソン素子特性のばらつき（臨界電流の変動）を $\pm 14\%$ に抑えることができた。これらの技術は SFQ 回路だけでなく、積層構造を有する高性能 SQUID 実現など高温超電導デバイス全体に有効な大きな波及効果をもつ成果である。

ジョセフソン素子の臨界電流密度 (J_c) の集積回路内での均一化についても大きな飛躍があった。これまでのジョセフソン素子は接合の下部電極の大きさはまちまちであった。接合の臨界電流は上部電極の幅で決まり下部電極の寸法には依存しないと考えられていたからである。しかし、実際に作製した集積回路内のジョセフソン素子の J_c をすべて測定すると、図 9(a)に示すように、下部電極の大きさによって J_c が 2 倍近く変化することが分かった。これは、プロセス途中の熱的な効果に起因すると考えられる。そこで回路内における下部電極を分離しそのサイズをそろ

えることにより図 9(b)のように J_c 分布を抑制することができるようになった。この方法は、SBL (Separated Base-electrode Layout) と呼ぶ新たな酸化物系回路レイアウト法の開発に結びついた¹⁹⁾。

40 K 程度の高温で特性の良好なジョセフソン素子を再現性よく実現する新たな接合作製技術を開発し、後で述べるサンプラーの広帯域動作実証に大きく貢献した。さらに、サンプラー回路などの複雑な作製プロセス途中において逐次特性評価する低温および室温プローバを開発した。これにより、接合特性の劣化をもたらす酸化物超電導層や接合からの酸素抜けをモニタすることができ、回路歩留まりを大きく向上することができた。

5.2.2 回路設計・製作基盤技術開発

ジョセフソン素子の臨界電流 I_c のばらつきや動作温度による変動など高温超電導回路特有の課題を考慮した回路設計技術を開発し、種々の SFQ 要素回路に対し $\pm 20\%$ 以上の動作マージンが得られるような設計が可能となった。一方、回路動作の実証に関しては、回路中の接合 J_c の均一化を可能とする新しい回路レイアウト法である前述の SBL 法の開発が大きなブレークスルーとなった。さらに、寄生インダクタンスや寄生容量を低減する回路レイアウトを採用することにより、いろいろな集積回路を実現することができた。図 10 には試作例としてトグルフリップ・フロップ (T-FF) 回路および後に述べるサンプラーチップの写真を示す。T-FF では 210 GHz 動作を達成し、酸化物系回路としては従来の 3 倍以上の動作周波数の向上が実現できた。また、AND ゲート、OR ゲート、インバータゲートなどほぼすべての SFQ 要素回路の論理動作

図 9 (a)従来のレイアウト (左上) と臨界電流のばらつき、および(b)SBL(右上)と臨界電流のばらつき

図 10 (a) T-FF 回路および (b) サンプラー回路のチップ写真

を確認することができた。複数の要素を接続した 50 素子からなる 1:2 分周回路 (DEMUX 回路) などの機能回路動作を酸化物系で初めて実証することができた。

5.2.3 実装基盤技術開発および回路システム実証

実装技術開発では、小型冷凍機冷却を可能とする電気信号用軽量化入力モジュールや、光信号用の広帯域フォトダイオード一体型非磁性モジュールを開発した。この結果、サンプラー回路 (図 10(b)) へ 50~100 GHz の高周波電気信号および光信号を導入しての試験を可能とした。

これらの実装技術を用いて、サンプラー波形計測 (サンプリングオシロスコープ) デモシステムを構築した。図 11 にデモシステムの全体を示す。1 段式スターリングクーラーを用いた重量 4 kg 以下の冷却系と、トリガージッタを 1 ps 程度に改良したシステムを開発した。これを用いて、45 K 動作温度への 1 時間以内の冷却と、50 GHz 以上の広帯域特性の実証に成功した。最終目標である 100 GHz の信号計測が十分可能であることが示されると共に、素子特性の最適化により、半導体製品を超える 100 GHz 帯域が実現可能という見通しを得ることができた。

そのほかに、アナログ-デジタル変換 (AD コンバータ) システムの性能実証を目指した。酸化物系高温超電導プロセスで作製可能な比較的集積規模の小さな (500 接合以下) 超電導フロントエンド回路と、半導体信号処理回路 (バックエンド回路) を組み合わせたハイブリッド型シグマ-デルタ AD コンバータの開発を進めた。超電導フロントエンド回路中の変調器、DEMUX、ドライバなど要素回路の設計最適化をニオブ系試作を利用して行った。これを新たに開発した半導体バックエンド回路と接続したシステムを構築し、10 MHz 帯域で S/N 比 13.7 ビットという世界最高性能を実証した²¹⁾。ハイブリッド型の構成でも理論値に近い高性能が得られることを示すことができた。ま

た、変調器の多並列化やサンプリング周波数の増加により半導体では実現が困難である 200 MHz 帯域で 12-14 ビット精度という性能への見通しを得ることができた。これは、次世代移動体通信基地局通信機に必要とされる性能である。

本プロジェクトで開発した酸化物系プロセス技術、回路設計製作技術は従来の水準から大きく進歩した。実際に小型冷凍機の中に実装した SFQ 回路 (グランドプレーンを有する積層構造をもつもの) が 100 GHz 以上の高速で動作することを実証した例は類を見ない。本プロジェクトでは従来の約 8 倍以上の 200 接合を超える規模の回路動作が実証された。AD コンバータについては、米国の HYPRES 社およびノースロップ・グラマン社で主として軍事無線通信のシステム開発が進められている。欧州でも本プロジェクトと類似の高温超電導 AD コンバータの開発が Twente 大などで進められた⁶⁾。本プロジェクトでは、高温回路に拡張可能なハイブリッド型の構成で、HYPRES 社の全ニオブ AD コンバータを超える性能を得ることができた。また、高温超電導回路については、変調器回路のみならず DEMUX のような機能回路の動作を初めて実証できたことは大きな技術的進歩といえる。高温超電導サンプラーについては、実用的なコンパクトなデモシステムで半導体製品を超える性能を実現できる見通しを得ることができた。

6. 今後の展望

本プロジェクトの最終的な成果物は、ルータ用スイッチモジュール、サーバ用プロセッサモジュール、アナログ-デジタル (AD) 変換回路、サンプリングオシロ回路システムである。これらはいずれも通信、情報、計測分野において性能を代表的に表わすシステムである。したがって、これらのシステムが半導体では実現不可能な性能を達成できることを示すことにより、次の段階である SFQ システムの実用化へ向けて大きく前進することができた。

本プロジェクトで示した各種デモンストレーションにより、SFQ 技術が多くの技術的ハードルを越えたことを実証した。低温でいえば、室温から入力した 40 Gbps の光信号を電気信号に変換した後、冷凍機内に実装されているスイッチで処理されて、再び室温に戻った電気信号を光信号に変換しファイバーに通せることを示した。高温では小型冷凍機の中に実装したサンプラーチップに、電気信号も光信号も入力できるようにして、それぞれの波形観測できることを示した。低温、高温ともに本プロジェクトの成果は企業の専門家から高い評価を得ている。しかし、それがすぐにビジネス展開に直結する訳ではない。企業がビジネス展開を念頭において開発を始めるための判断材料となる性能を示すことが必要である。今後はこれらの技術をもと

図 11 酸化物系高温超電導 SFQ デバイス (右側の小型冷凍機内に実装) を用いたサンプリングオシロスコープのプロトタイプ

に具体的応用を志向したシステムの開発を行い、企業の審判を受けることになろう。それが成功すれば、いわゆる“死の谷”を越えたと判断される。超電導デジタルエレクトロニクスの実用化のためには、“死の谷”越えを目指したあと一歩の継続した努力が必要である。

今後の実用化を目指すフェーズで問題となるのは、SFQは新しい技術であるため初期投資が大きいことである。それゆえ一定の初期投資が必要な製造ラインは別に用意しておき、そこから各企業がチップを購入するという方法が、SFQ市場参入の壁を低くするために有効であると思われる。このようなSFQチップファンドリサービスを行う機関として、本プロジェクトの成果を核とした組織を立ち上げる必要がある。SFQチップを購入する企業からすれば、より少ない投資でSFQシステム製品の開発に着手することができるものと考えられる。

30年以上も前から超電導デジタルエレクトロニクスに係って来た者の実感として、更なる努力を重ねて一日も早い実用化を目指したいと考えている。

本稿では、新エネルギー・産業技術総合開発機構の「低消費電力型超電導ネットワークデバイスの開発」プロジェクトの中で得られた成果を中心に述べた。早川尚夫プロジェクトリーダーはじめ、関係各位の多大な努力によって得られた成果であることを記し、その成果をこのような形で報告できることに感謝の意を表します。

参 考 文 献

- 1) 小笠原敦:「情報通信のエネルギー問題—求められる通信インフラの省電力化—」http://www.nistep.go.jp/achiev/ftx/jpn/stfc/stt063j/0606_03_featurearticles/0606fa01/200606_fa01.html
- 2) NEDO プロジェクト「低消費電力型超電導ネットワークデバイスの開発」基本計画 <http://www.nedo.go.jp/activities/portal/gaiyou/p02033/h18kihon.pdf>
- 3) M. Drojevs, et al.: “COOL-0: Design of an RSFQ subsystem for petaflops computing”, IEEE Trans. Appl. Supercond. **9** (1999) 3606-3614
- 4) P. Bunyk, et al.: “FLUX-1 RSFQ microprocessor”, IEEE Trans. Appl. Supercond. **13** (2003) 433-436
- 5) O.A. Mukhanov, et al.: “Superconductor digital-RF receiver systems”, IEICE Trans. Electron. **E91-C** (2008) 306-317
- 6) H. Rogalla: “Fluxonics and superconducting electronics in Europe”, IEICE Trans. Electron. **E91-C** (2008) 272-279
- 7) K.K. Likharev and V.K. Semenov: “RSFQ logic/memory family; A new Josephson-junction technology for sub-terahertz-clock frequency digital systems”, IEEE Trans. Appl. Supercond. **1** (1991) 3-28
- 8) 「低消費電力型超電導ネットワークデバイスの開発」プロジェクト成果の詳細 <http://www.nedo.go.jp/iinkai/kenkyuu/bunkakai/19h/jigo/4/1/index.html>
- 9) M. Hidaka, et al.: “Improvements in fabrication process for Nb-based single flux quantum circuits in Japan”, IEICE Trans. Electron. **E91-C** (2008) 318-324
- 10) H. Akaike, et al.: “Demonstration of a 120 GHz single-flux quantum shift register circuit based on a 10 kAcm⁻² Nb process”, Supercond. Sci. Technol. **19** (2006) 320-324
- 11) Y. Kameda, et al.: “A new design methodology for single-flux-quantum (SFQ) circuits using passive transmission-line wirings”, IEEE Trans. Appl. Supercond. **17** (2007) 508-511
- 12) Y. Kameda, et al.: “40 GHz operation of a single-flux-quantum (SFQ) switch scheduler”, HOT CHIPS (2005) 17
- 13) Y. Hashimoto, et al.: “Implementation of a 4×4 switch with passive interconnects”, IEEE Trans. Appl. Supercond. **15** (2005) 356-359
- 14) Y. Hashimoto, et al.: “Demonstration of chip-to-chip transmission of single-flux-quantum pulses at throughputs beyond 100 Gbps”, Appl. Phys. Lett. **87** (2005) 022502
- 15) Y. Kameda, et al.: “Design and demonstration of a 4x4 SFQ network switch prototype and 10-Gbps bit-error-measurement”, IEICE Trans. Electron. **E91-C** (2008) 333-341
- 16) Y. Hashimoto, et al.: “Development of cryopackaging and I/O technologies for high speed superconductive digital systems”, IEICE Trans. Electron. **E91-C** (2008) 325-332
- 17) N. Fujimaki, et al.: “Bit-serial single flux quantum microprocessor CORE”, IEICE Trans. Electron. **E91-C** (2008) 342-349
- 18) K. Tanbe, et al.: “Advances in high-Tc single flux quantum device technologies”, IEICE Trans. Electron. **E91-C** (2008) 280-292
- 19) H. Wakana, et al.: “Improvement of critical current density uniformity for interface-modified junctions in single flux quantum circuits”, Jpn. J. Appl. Phys. **45** (2006) L105-L107
- 20) H. Suzuki, et al.: “Stand-alone portable HTS sampler system”, Ext. Abs. ISEC (2007) O-R01
- 21) F. Furuta, et al.: “Superconductor/semiconductor hybrid analog-to-digital converter”, IEICE Trans. Electron. **E91-C** (2008) 356-363

蓮 尾 信 也

昭和 19 年生。昭和 42 年東京工業大学理工学部電子工学科卒業。昭和 44 年同大学院理工学研究科修士課程修了。昭和 47 年同博士課程修了。昭和 47 年 4 月(株)富士通研究所勤務。超電導デバイスの研究開発に従事。平成 10 年、中国北京に富士通研究開発中心有限公司を設立し、情報・通信・半導体の研究開発を推進。平成 14 年から(財)国際超電導産業技術研究センター超電導工学研究所勤務。応用物理学会、電子情報通信学会、IEEE 会員。工学博士。