CMOS ゲート回路を断線センサとして用いた部品接合不良検出法

小野 安季良*, 一宮 正博**, 四柳 浩之**, 高木 正夫***, 橋爪 正樹**

Open Lead Detection Method by Sensing the Switching Current of CMOS Gate on Sensing Probe

Akira ONO*, Masahiro ICHIMIYA**, Hiroyuki YOTSUYANAGI**, Masao TAKAGI*** and Masaki HASHIZUME**

* 詫間電波工業高等専門学校情報通信工学科 (〒769-1192 香川県三豊市詫間町香田551)

** 徳島大学大学院ソシオテクノサイエンス研究部 (〒770-8506 徳島県徳島市南常三島町2-1)

*** 詫間電波工業高等専門学校電子工学科 (〒769-1192 香川県三豊市詫間町香田551)

*Department of Telecommunications, Takuma National College of Technology (551 Kouda, Takumacho, Mitoyo-shi, Kagawa 769-1192)

**Institute of Technology and Science, The University of Tokushima (2-1 Minamijosanjimacho, Tokushima-shi, Tokushima 770-8506)

***Department of Electronic Engineering, Takuma National College of Technology (551 Kouda, Takumacho, Mitoyo-shi, Kagawa 769-1192)

概要 本論文でははんだ付け時に発生するICのリードとプリント配線板のランド間の断線故障を検出する電氣的検査法を提案している。その検査法はオープンセンサとしてCMOSゲートICを使用し、検査プローブを検査対象リードに接触させ交流電圧信号を印加したときのセンサの電源電流測定により、断線故障を検出するものである。本論文では、SSIおよびLSIのリードの断線故障検出がその検査法で行えることを実験で明らかにしている。また、その実験でその検出を可能にする交流電圧信号の振幅と周波数を調査し、電源電圧の0.6倍の振幅の交流電圧信号の印加により1 μ secの時間でリードの断線検出が行えることも明らかにしている。

Abstract

We propose a new test method for detecting open leads on ICs. The test method is based on using the supply current of a CMOS gate as an open lead detector; the current flows when an AC voltage signal is provided to a targeted lead with a probe as a stimulus. To evaluate the test method, we examined whether it could detect open leads in SSIs and LSIs. The experimental results confirm that open leads can be detected within 1 μ sec by providing an AC voltage signal with an amplitude that is 60% of the power supply voltage of the targeted IC.

Key Words: Open Lead, Electrical Test, Supply Current Test, CMOS IC

1. 緒言

近年、可搬型電子機器にみられるように電子回路は高機能性が求められる一方で、小型・軽量化が求められ、狭配線のプリント配線板と狭ピッチICを用いて回路が実装されるようになってきた。それに伴い、回路実装時にはんだ不良によるリードとプリント配線板上のランド間の断線故障が発生しやすくなってきている。本論文ではその断線故障を「リード浮き」と呼び、その検出を試みる。

そのはんだ付け時に発生する断線故障は非常に大きな抵抗値の抵抗で断線する完全断線と、ある抵抗値を伴って断線する抵抗断線に分類できる。はんだ付け時に発生するリード浮きは完全断線である場合が多いので本論文では完全断線となるリード浮きを検出対象とする。

現在までにリード浮きを検出するためのさまざまな検査法が提案されている。それらはIEEE1149.1¹⁾に代表される論理値測定による検査法、目視検査を自動化する外観検査法^{2),3)}と電氣的検査法に分類できる。

リード浮きは論理値に現れる故障の影響がさまざまな要因で変化する可能性がある。そのため、検査工程で必ず行われる論理値測定による検査だけでは見逃す可能性があり、それ以外の検査法での検査が一般に行われている。

外観検査法ははんだの形状異常により検査する方法で、その判定精度を上げるために高度な画像処理手法を適用したり、ニューラルネットワークを用いたり⁴⁾、レーザー変位計を用いて形状を測定したり⁵⁾と、種々の検査法が提案されている。その検査法では電氣的な接続は調べないため、外見上は正常にはんだ付けされているように見えても電氣的に断線している不良は発見できない。はんだ付け異常と判定できる場合でも電氣的には正常につながっている場合がある。その場合には誤った判定結果を出し検査時間の増大とそれに伴う検査コストの増大を招く。それに対し、電氣的検査法では電氣的に導通を調べるため、そのような場合でも誤判定しないという特長がある。

電氣的検査法としてはリードとランド間の静電容量や抵抗値を測定する方法、検査時にのみIC内の寄生ダイオード

に電流を流しその電流異常で検査する方法やEO効果（電気光学効果）を利用する方法⁶⁾、回路外部から交流磁界を印加しそれによる誘導電流の異常により検査する方法がある。それ以外に磁界分布異常で検査する方法⁷⁾、電磁波の相互変調ひずみで検査する方法⁸⁾が提案されている。しかしそれらの検査法では微小な異常を検出し検査するため、確実にリード浮きを発見することが難しい。

より確実にリード浮き検出を可能にするため、われわれは過去にリード浮き検出を可能とする回路の電源電流測定による検査法を提案した^{9),10)}。文献9)の検査法では検査対象回路に検査入力と交流電界を印加し、回路の電源電流に異常を発生させ、リード浮きを検出する。この検査法は非接触でリード浮きを発見できるという特長をもつが、検査時にIC外部から交流電界を印加するためにIC外部に設けた電極間に100V程度の振幅の交流電圧信号を印加しなければならない場合がある¹¹⁾。実用的にはできる限り小さな振幅の交流電圧印加での検査が望ましいので、文献10)では検査対象リードに検査プローブを接触させ、ICの電源電圧以下の振幅の交流電圧信号を直接印加し、検査回路の電源電流に現れる異常によりリード浮きを検出する検査法とその検査回路を提案した。

しかし、その検査回路を用いて検査すると、負電圧印加時に検査対象ICを壊す可能性がある。そこでわれわれはその破壊が生じないようにその検査回路を改良した。また、その検査回路を用いてリード浮き検出を可能にする交流電圧信号の振幅とその周波数を調査した。本論文では改良した検査回路とそれを用いた検査法、ならびに印加する交流信号に関する調査結果について述べる。

2. リード浮き検出法

Fig. 1にCMOSインバータゲートの入出力特性を示す。Fig. 1 (b)に示すように、ゲートの入力に V_{DD} もしくは0Vを印加したとき、ゲートに電源電流は流れない。しかし、ゲートの入力電圧 V_i が式(1)の範囲内のとき、そのゲート内部のpMOSとnMOS両方がONとなり、電源電流 I_{DD} が流れる。

$$V_{i1} \leq V_i \leq V_{i2} \quad (1)$$

文献10)で提案したリード浮き検出法は、このCMOSインバータゲートの電気的特性を利用したものである。本論文でもこの特性を利用し、論理信号の入力用リードと出力用リードのリード浮きを本検査法の検出対象故障とし、その検出を行う。

Fig. 2に本論文で提案する検査法のための検査回路を示す。Fig. 2に示すようにその検査回路は交流電圧源、抵抗 R_T 、CMOSインバータゲートINV、ダイオード D_1 と検査プローブから構成する。検査時には交流電圧源から式(2)の交流電圧 v_T を発生させ、検査プローブを論理信号入力用リー

(a) Measurement Circuit

(b) DC characteristics

Fig. 1 DC characteristics of CMOS inverter gate

Fig. 2 Test circuit for open lead detection

ドに接触させ印加する。

$$v_T = V_{TS} \cdot \sin(2\pi \cdot f_T \cdot t) \quad (2)$$

そのときのINVの電源電流 i_{DDT} を測定し、測定値 I_{DDT} が式(3)を満たせば検査プローブを接触したリードにリード浮きが発生していると判定する。

$$I_{DDT} \geq I_{th} \quad (3)$$

ここで I_{th} は故障判定しきい値で、正常回路検査時の I_{DDT} の

ばらつきと i_{DDT} 測定分解能の大きい方の値を I_{th} として用いる。

式(2)の V_{TS} は検査対象 IC の電源電圧 V_{DD} 以下で、かつ $1/f_T$ の 1 周期内で Fig. 2 内の INV の入力電圧 v_{INV} が Fig. 1(b) の V_{i1} 以上となる電圧である。検査プローブを接触させたリードにリード浮きが発生していない正常時では、 v_{INV} は IC#i-1 の出力論理レベルとなり、Fig. 1(b) の $V_{i1} \sim V_{i2}$ の範囲内の値とならないため、 i_{DDT} はほとんど流れない。それに対し、リード浮き発生時には v_{INV} が v_T に従って変化するため、 v_{INV} が $V_{i1} \sim V_{i2}$ の範囲内の電圧となり、正常時には流れない大きな i_{DDT} が流れる。本検査法ではこの電流異常でリード浮きを検出する。

Fig. 2 の IC#i にリード浮きが発生しそれを本検査法で検査するときに現れる i_{DDT} 波形例を Fig. 3 に示す。Fig. 3 に示すようにリード浮き発生時は v_{INV} は v_T に従って変化する。しかし、入出力保護ダイオードが IC に内蔵されているため、そのダイオードの順方向電圧降下を V_d とすると Fig. 3 に示すように v_{INV} は $-V_d$ より小さくならない。

Fig. 3(a) は v_{INV} の最大値 V_{INVmax} が Fig. 1(b) の $V_{i1} \sim V_{th}$ の範囲内となる V_{TS} の v_T を印加した場合の波形例である。 v_{INV} が V_{i1} より大きくなると、Fig. 1 の特性より INV に正常時には流れない過大な電流が t_{AB} の期間流れる。

Fig. 3(b) は V_{INVmax} が Fig. 1(b) の V_{i2} より大きくなる V_{TS} の v_T を印加した場合の波形例である。この場合、Fig. 3(b) の t_{CD} 間で v_{INV} が $V_{i1} \sim V_{th}$ となり i_{DDT} が増大し、 t_{DE} 間で v_{INV} が V_{th} より大きくなり i_{DDT} が減少し、 t_{EF} 間で v_{INV} が V_{i2} より大きくなり i_{DDT} が流れなくなる。 t_{FG} 間で v_{INV} が V_{th} に向かって減少するので i_{DDT} が増大し、 t_{GH} で v_{INV} が V_{i1} に向かって減少するので i_{DDT} が減少する。そのため過大な i_{DDT} が v_T の 1 周期中に 2 度現れる。 V_{INVmax} が Fig. 1(b) の $V_{th} \sim V_{i2}$ の場合は t_{EF} が短くなるだけで Fig. 3(b) と同様な波形が得られる。

Fig. 3 より、現れる電源電流波形が V_{TS} により異なるし、 I_{th} 以上の i_{DDT} が流れる期間も異なることがわかる。いずれの場合でもリード浮き検査プローブを接触させたリードで発生すると I_{th} 以上の大きな電流が流れるので、本検査法では式(3)でリード浮きを検出する。

本検査法では検査プローブはプリント配線板の検査用ランドに接触させるのではなく、IC の入力用リードに接触させて検査する。検査対象の 1 つである論理信号を出力する IC の出力用リードのリード浮きは、そのリードがつながる次段 IC の論理信号入力用リード浮きと等価な故障であるため、本検査法では次段 IC の入力リード検査時に検出する。しかし、回路からの外部出力信号を出力する IC の出力用リードの場合、次段の IC が存在しない。そのためその出力リードのリード浮きはそのリードにつながるプリント配線板からの外部出力端子に検査プローブを接触させ検査する。

文献 10) で提案した検査回路では D_1 は含まれていない。そのため、検査時に負の電圧が検査対象リードに印加され、

Fig. 3 Elevated i_{DDT} generation mechanism

検査対象 IC を破壊する可能性がある。一般に IC 内には入出力保護ダイオードが各入出力リードと GND 端子間に内蔵されているが、検査対象 IC の検査時の非破壊を保証するため本検査回路では D_1 を含めている。

Fig. 2 ではオープンセンサとしてインバータゲートを使用している。インバータゲートの場合、正常回路検査時には i_{DDT} はほぼ 0 となるので、式(3)の I_{th} は電流測定分解能で決まる値で検査でき、 I_{th} の設定が容易となる。インバータゲートでなくても AND ゲートなど、他のゲートでも正常時に電源電流がほとんど流れないものであれば INV と同様にオープンセンサとして使用できる。

本検査法による検査ではリード浮きが発生しない場合、IC#i-1 からの出力である H もしくは L レベル信号が検査プローブを接触させたリードに伝えられ、INV の入力に伝わ

る。リード浮きが発生した場合はIC#i-1からの出力論理値がINVに伝わらずINVの入力電圧は v_T で変化する。本検査法はその現象を利用して検査するので、リード浮き検出をするための検査プローブを接触させたリードへの出力はハイインピーダンス出力以外であれば、つまりHもしくはLレベル信号であればどちらでもよいから、検査入力生成が非常に容易となる。

3. 実験によるリード浮き検査能力評価

本論文で提案する検査法のリード浮き検査能力を調べるため、Fig. 2の検査回路を試作し、Fig. 4とFig. 5に示すCUT#1~#3の3種類の回路におけるリード浮き検出実験を行った。CUT#1はFig. 4に示すSOPタイプのSSI TC74HC00AFを使用した回路で、本実験ではリードbのリード浮き検出を試みた。CUT#2およびCUT#3はFig. 5の4ビット加算器回路をプログラムしたCPLD LSIを用いた回路で、CUT#2では電源電圧5VのCPLD EPM7128 SQC100-15を、CUT#3では電源電圧3.3VのCPLD EPM7064AETC100-10を使用し、リードeのリード浮き検出を試みた。

試作した検査回路ではINVとしてTC74HC04AP、 D_1 として1S1588を使用し、 R_T は1k Ω とした。使用INVの V_{i1} 、 V_{i2} 、 V_{th} を測定した結果 $V_{DD}=5V$ でそれぞれ1.5V、3.5V、2.5V、 $V_{DD}=3.3V$ でそれぞれ0.9V、2.4V、1.65Vであった。

本実験ではDC~100MHzまで測定可能なTektronix製電流プローブTCP312を使用し、デジタルオシロスコープTDS2024Bでサンプリング周波数2GHzで i_{DDT} を測定した。検査プローブとしてはFig. 6(a)に示すミコジック社製プロービングスタンドPA-320を使用した。その検査プローブはFig. 6(b)に示すように検査対象リードの上面に接触圧が0.56Nで接触させた。

Fig. 4で $V_{DD0}=5V$ で $V_{TS}=5V$ 、 $f_T=1kHz$ 時の実験結果例をFig. 7とFig. 8に示す。CUT#1の正常時にはIC#i-1の端子aよりLレベルが出力されるため、 $V_{TS}=5V$ の v_T を印加しても v_{INV} は V_{i1} 以下となり、 i_{DDT} はほとんど流れない。それに対し、そのリードにリード浮きが発生した場合、Fig. 8に示すように10mAより大きな i_{DDT} が流れ、本検査法で検出できることがわかる。またFig. 8(a)、(b)ではFig. 3と同様な波形が得られており、 V_{TS} によって i_{DDT} の波形が異なることがわかる。CUT#1の場合 $V_{TS}=3.0V$ では1周期内に2度、 i_{DDT} に異常が現れ、2.6Vではその異常が1度になり、さらに小さくなるとその異常が小さくなることがわかる。

われわれの実験では電源電圧5VのCPLDを用いたCUT#2でもFig. 7およびFig. 8と同様な波形が得られた。それに対し電源電圧3.3VのCPLDを用いたCUT#3の場合、Fig. 9に示すように、正常時には $V_{TS}=3.3V$ の v_T を印加しても i_{DDT} はほとんど流れない。それに対し、Fig. 10に示すようにリード浮き発生時には i_{DDT} に異常が現れるので、このリード浮きを検出できることがわかる。Fig. 8とFig. 10

Fig. 4 Experimental circuit for CUT#1

Fig. 5 Experimental circuit for CUT#2 and #3

を比較すると検査対象ICの電源電圧が低くなると故障発生時に i_{DDT} に現れる異常が小さくなることがわかる。 V_{TS} を大きくしてもFig. 10(b)に示すように最大でも7mAの異常しか i_{DDT} に現れない。しかしFig. 9の i_{DDT} 波形では現れない大きな i_{DDT} が流れるので電源電圧5VのSSI、CPLD LSIと同様に3.3V電源電圧のCPLD LSIのリード浮きも本検査法で検出できることがわかる。

リード浮き発生時の v_{INV} の変化速度は v_T の f_T に依存するため、 f_T が大きくなると、 v_{INV} が大きくなる前に v_T が小さくなり i_{DDT} に現れる異常が小さくなる。たとえばCUT#1のリード浮き発生時に $f_T=1MHz$ の v_T 印加時に得られる波形をFig. 11(a)に示す。Fig. 8(a)とFig. 11(a)の比較から、 f_T を

(a) Instruments and apparatuses used in our experiments

(b) Test probe attachment

Fig. 6 Attachment of test probe to targeted lead

Fig. 7 i_{DDT} of defect-free CUT#1 ($V_{DD0}=V_{TS}=5\text{ V}$, $f_T=1\text{ kHz}$)

大きくすると i_{DDT} に現れる異常が小さくなることがわかる。しかし V_{TS} を大きくすると v_{INV} は短時間に大きくなるので i_{DDT} 異常を大きくすることができる。たとえば Fig. 11(a) と同じ f_T で V_{TS} を 2.6 V から 3 V に大きくした場合の測定結果を Fig. 11(b) に示す。Fig. 11(a) と Fig. 11(b) より、 V_{TS} を大きくすることでも、現れる i_{DDT} 異常を大きくできることがわかる。

このように i_{DDT} に現れる異常は V_{TS} と f_T で変化することから、さまざまな V_{TS} と f_T の v_T を印加し、測定した i_{DDT} 波

(a) $V_{TS}=2.6\text{ V}$

(b) $V_{TS}=3.0\text{ V}$

(c) $V_{TS}=2.0\text{ V}$

Fig. 8 i_{DDT} of CUT#1 having open lead ($V_{DD0}=5\text{ V}$, $f_T=1\text{ kHz}$)

Fig. 9 i_{DDT} of defect-free CUT#3 ($V_{DD0}=V_{TS}=3.3\text{ V}$, $f_T=1\text{ kHz}$)

形のピーク値の平均値 I_{DDTp} を導出してみた。その結果を Table 1~3 に示す。これらの表で () で囲んだ I_{DDTp} の V_{TS} , f_T では i_{DDT} に現れる異常値が I_{th} より小さく、本検査法で検出できないことを表している。ここで I_{th} は Table 1, Table 2 では 0.8 mA, Table 3 では 0.4 mA としている。それは Table 1,

Fig. 10 i_{DDT} of CUT#3 having open lead ($V_{DD0}=3.3\text{V}$, $f_T=1\text{kHz}$)

Table 2の実験では0.4mA/div, Table 3の実験では0.2mA/divの分解能で測定したので, そのA/D変換誤差による誤判定を防止するため測定分解能の2倍の値を I_{th} としたためである。

電源電圧5V ICを用いた回路の実験結果であるTable 1では1.8V以上の V_{TS} , Table 2では1.9V以上の V_{TS} , 電源電圧3.3V ICを用いた回路の実験結果であるTable 3では1.6V以上の V_{TS} であれば, 1MHzの v_T 印加でリード浮きが検出できることがわかる。なおTable 1~3で $f_T=500\text{kHz}$ の時よりも i_{DDT} のピーク値の平均値が大きくなっている。それは i_{DDT} 変化がFig. 8 (b), Fig. 10 (b)に示すように短期間に発生し, たまたま $f_T=500\text{kHz}$ の場合に短期間に発生する i_{DDT} 異常をサンプリングできる頻度が多かったためである。

実用的にはリード浮き発生時に現れる i_{DDT} 異常はできるだけ大きい方が確実にリード浮きが発見できるため好ましい。そこで, 最大に近い i_{DDT} 異常を発生できる V_{TS} と f_T を

Fig. 11 i_{DDT} of CUT#1 generated by v_T of high frequency

Table 1. I_{DDTp} in CUT#1 having open lead [mA]

f_T [kHz]	V_{TS} [V]								
	5.0	4.5	4.0	3.5	3.0	2.5	2.0	1.9	1.8
1	17.2	16.8	17.2	16.8	16.4	6.0	1.2	1.2	0.8 (0.4)
2	16.8	16.4	16.8	16.4	16.4	2.8	0.8	0.8	0.8 (0.4)
5	16.8	16.4	16.8	16.4	16.0	2.8	1.2	0.8	0.8 (0.4)
10	16.4	16.0	16.8	16.0	16.4	2.8	1.2	0.8	0.8 (0.4)
20	16.4	16.0	16.4	16.0	16.0	2.8	1.2	0.8	0.8 (0.4)
50	16.8	16.0	16.8	16.0	16.0	2.8	1.2	0.8	0.8 (0.4)
100	16.8	16.0	16.8	16.0	16.0	2.8	1.2	0.8	0.8 (0.4)
200	16.8	16.4	17.2	16.4	16.4	2.8	1.2	1.2	0.8 (0.4)
500	15.6	16.0	16.8	16.8	16.8	3.2	1.6	1.6	1.2
1000	11.2	11.6	13.2	14.4	15.6	2.4	1.2	1.2	0.8

それらの表から求めてみると, Table 1, Table 2では V_{TS} が3.0V以上であれば1MHzまで10mA以上の i_{DDT} 異常を発生できている。Table 3では V_{TS} が1.8V以上なら1MHzまで3mA以上の i_{DDT} 異常を発生できている。これらのことは検査対象回路の電源電圧の0.6倍の V_{TS} で f_T が1MHzの v_T を印加することで本検査法でリード浮きが確実に検出できることを表している。また本検査法では1MHzの v_T でリード浮きを発見でき, また1周期分の v_T 印加でリード浮きを検出できることから, 検査対象リードに検査プローブを接触してから1 μsec でリード浮き検出ができることになる。

Table 2. I_{DDTP} in CUT#2 having open lead [mA]

f_T [kHz]	V_{TS} [V]									
	5.0	4.5	4.0	3.5	3.0	2.5	2.0	1.9	1.8	1.7
1	16.4	16.4	16.4	16.4	16.4	4.0	1.2	0.8	0.8	(0.4)
2	16.0	16.0	16.0	16.4	16.0	3.6	1.2	0.8	(0.4)	(0.0)
5	15.6	16.0	16.0	16.4	16.0	4.0	1.2	0.8	(0.4)	(0.4)
10	15.2	15.6	15.6	16.4	16.0	4.0	1.2	0.8	(0.4)	(0.0)
20	15.2	15.2	16.0	16.0	16.0	4.0	1.2	0.8	(0.4)	(0.0)
50	15.6	15.6	16.0	16.0	15.6	3.6	1.2	0.8	(0.4)	(0.0)
100	15.6	15.2	16.0	16.0	15.6	3.6	1.2	0.8	(0.4)	(0.0)
200	15.6	16.0	16.4	16.4	16.0	3.6	1.2	0.8	(0.4)	(0.4)
500	17.2	17.2	18.0	18.0	17.2	3.6	1.6	1.2	0.8	0.8
1000	12.0	13.6	16.4	17.6	17.2	2.8	1.2	0.8	(0.4)	(0.4)

Table 3. I_{DDTP} in CUT#3 having open lead [mA]

f_T [kHz]	V_{TS} [V]							
	3.3	3.0	2.5	2.0	1.8	1.6	1.5	1.4
1	6.6	6.6	6.8	6.6	7.0	0.4	0.4	(0.2)
2	6.2	6.2	6.4	6.4	6.8	0.4	(0.2)	(0.2)
5	6.0	6.0	6.4	6.2	6.6	0.4	(0.2)	(0.2)
10	6.0	5.6	6.2	6.0	6.6	0.4	(0.2)	(0.2)
20	5.8	5.4	5.8	5.8	6.4	0.4	(0.2)	(0.2)
50	5.6	5.6	5.8	5.8	5.8	0.4	(0.2)	(0.2)
100	4.2	4.2	4.8	5.4	5.8	0.4	(0.2)	(0.2)
200	4.2	4.2	4.0	4.0	5.8	0.4	(0.2)	(0.2)
500	5.0	5.0	4.8	4.2	5.4	0.6	0.4	0.4
1000	3.6	3.6	3.4	4.0	5.0	0.4	(0.2)	(0.2)

現実には検査プローブを検査対象リードに接触させる時間は秒オーダーで $1\mu\text{sec}$ よりも非常に長いので、本検査法の実質的な検査速度は検査プローブを検査対象リードに接触させるのに必要な時間で決まることになる。

4. 結 言

検査対象リードに検査プローブを接触させ交流電圧を印加し、オープンセンサとして使用するCMOSゲートICの電源電流異常でリードに発生する断線故障を検出する検査法とその検査回路を提案し、その検査能力を実験により評価した。その結果、検査対象ICの電源電圧の0.6倍の振幅で周波数1MHzの交流電圧信号を検査対象リードに印加することにより、リードに発生する断線故障が本検査法で検出できることがわかった。

本検査法は、検査回路が単純なものです、検査入力生成も容易となることから、実用性の高い検査法である。同時に複数個のリードの検査を可能にする検査回路の開発によりこの検査法の実用性はさらに高まるので、その検査回路の開発が今後の課題として残っている。

謝辞

本研究の一部は電子回路基板技術振興財団の助成金(No. 191A05)、および日本学術振興会の科学研究補助金(基盤研究(C), No. 18500039)によるものである。ここに謝意を表します。

(2008.6.27-受理)

文 献

- 1) H. Bleeker, P. van den Eijnden and F. de Jong: "Boundary-Scan Test: A Practical Approach", Kluwer Academic Publishers, 1993
- 2) 原 靖彦: "検査技術の動向-外観検査", エレクトロニクス実装学会誌, Vol. **2**, No. 4, pp. 264-268, 1999
- 3) 検査技術委員会: "X線検査装置の現状と展望", エレクトロニクス実装学会誌, Vol. **7**, No. 1, pp. 24-26, 2004
- 4) 小路祐吉, 高津直由, 王 征成: "ニューラルネットによるはんだ外観検査", 電子情報通信学会論文誌, Vol. **J78-D-II**, No. 4, pp. 589-596, 1995
- 5) 岡部健二, 金田 一: "レーザ式変位計によるプリント基板のIC実装検査", 計測自動制御学会論文集, Vol. **34**, No. 9, pp. 1127-1132, 1998
- 6) 小林 正: "検査技術の動向-電気検査", エレクトロニクス実装学会誌, Vol. **2**, No. 4, pp. 259-263, 1999
- 7) M. Sc. Mahnaz Salamati: "Electromagnetic Signatures as a Tool for Connectionless Test (CT)", IEEE Board Test Workshop 2002, <http://www.molesystems.com/BTW/material/BTW02/btw02-3-2.pdf>
- 8) 久我宣裕, 大西健一, 土井 充, 遠藤充哲: "相互変調ひずみを用いた電気接続不良の非接触検出", 第21回エレクトロニクス実装講演大会論文集, 16 A-05, 2007
- 9) 一宮正博, 橋爪正樹, 四柳浩之, 為貞建臣: "CMOS論理ICの交流電界印加時の電源電流測定によるリード浮き検出法", エレクトロニクス実装学会誌, Vol. **6**, No. 2, pp. 140-146, 2003
- 10) A. Ono, M. Hashizume, M. Ichimiya and H. Yotsuyanagi: "Open Lead Detection of CMOS ICs by Low Pressure Probing", Proc. of ICEP07, pp. 359-364, 2007
- 11) 高木正夫, 橋爪正樹, 一宮正博, 四柳浩之: "交流電界印加時の電流テストによるCMOS LSIのリード浮き検出のための印加交流電圧", エレクトロニクス実装学会誌, Vol. **10**, No. 3, pp. 219-228, 2007