エレクトロニクス実装学会誌
Online ISSN : 1884-121X
Print ISSN : 1343-9677
研究論文・速報論文
積層フリップチップ実装構造の残留応力低減構造に関する研究
上田 啓貴佐々木 拓也三浦 英生
著者情報
ジャーナル フリー

2009 年 12 巻 6 号 p. 519-525

詳細
抄録

メモリスタック構造に代表される同位相バンプ積層構造においては,バンプ間のチップ残留応力が数百MPaにも達する場合があり,チップ内あるいは積層チップ間でデバイス特性分布が生じることが懸念されている。そこで,応力振幅約30 MPa以下に抑制し,積層チップ間の応力分布の相違もほぼ0 MPaにできる構造を提案した。バンプとViaの接続構造において,千鳥配線構造が局所残留応力を低減するうえで有効であることを示し,さらに,低弾性率の緩和材料をバンプ直下に形成することも,局所残留応力の発生を抑制するうえで有効であることを示した。以上の結果から,今後の高信頼・高性能LSIの実現には,残留応力を低減する最適構造設計が重要であることを明らかにした。

著者関連情報
© 2009 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top