マイクロバンプ接合技術の開発動向

鳥山 和重*, 岡本 圭司*, 小原 さゆり*, 折井 靖光*

Development Status of Micro-Bump Interconnection Technologies

Kazushige TORIYAMA*, Keishi OKAMOTO*, Sayuri KOHARA*, and Yasumitsu ORII*

* 日本アイ・ビー・エム株式会社東京基礎研究所 (〒242-8502 神奈川県大和市下鶴間1623-14)

* Tokyo Research Laboratory, IBM Japan, Ltd. (1623-14 Shimotsuruma, Yamato-shi, Kanagawa 242-8502)

1. はじめに

半導体デバイスは、その誕生以来、情報化社会の発展とともに進化を続けてきた。これは、1965年にインテルのゴードン・ムーアが唱えた「半導体集積されるトランジスタの数は1年で2倍のペースで増加する」(以後、1年半で2倍に修正)という「ムーアの法則」とほぼ同じペースで進化を遂げてきている¹⁾。この進化は、これまで半導体の微細化技術に支えられて実現してきた。しかし、最近では、平面的(2D)だけでなく、垂直的(3D)にも物理的寸法を縮小することで高密度化をはかり、半導体デバイスの高速化・高機能化・低消費電力化を実現させるという、従来のスケーリング則を踏襲するという意味で「More Moore」という概念が導入されている。現在、業界で最も注目を集めているシリコン貫通ビア(Through-silicon via: TSV)形成技術を活用した3次元積層化デバイスは、この「More Moore」の流れの1つである。また、必ずしも「ムーアの法則」に従ってスケーリングしない機能(受動素子、センサなど)をデバイスに組み込み、付加価値を高めるという「More than Moore」という概念も導入されている²⁾。現在、「More Moore」と「More than Moore」の両方の動きがあるが、決してどちらかに集約されるものではなく両方向のアプローチで研究・開発が進められていくと考えられている。そして、いずれの場合も実装する際の接続ピッチの微細化の動きはさらに進むことが予測されている。これにより、これまで以上に接合技術の難易度は上がることが容易に想像できる。また、従来の接合方式では対応できなくなる領域がでてくるため、微細化に対応した新しい接合技術の研究・開発が強く求められている。

2. マイクロバンプ接合技術の課題

Fig. 1に今後のフリップチップ接合に関するトレンドを示す。SiP (System in Package)分野で数多く使用されているペリフェラルタイプの接合は、ワイヤボンディング・イ

メージのチップをフリップチップ化する技術であるが、これまで金-はんだ接合方式により50 μm ピッチ程度の非常に微細ピッチでの量産が行われてきた。最近では金価格の上昇、I/O数の増加、電気特性の向上などの理由により、Cu Post Bumpを用いた接合方式に切り替わりつつあるが、さらなる微細ピッチ化に対応したバンプ接合技術開発が積極的に行われている。一方、CPUやASICなどの高性能・高信頼製品に数多く用いられているC4 (Controlled Collapse Chip Connection)³⁾に代表されるエリアアレイタイプの接合は、150 μm ピッチ前後で量産が行われており、現時点ではそれほど極端には微細ピッチ化が進んでいない。しかし、現在、さらなる高密度化を実現するために、TSV技術を活用した3次元積層化デバイス開発が積極的に推し進められている。最近では20 μm ピッチでの接合評価結果の報告^{4),5)}もあり、エリアアレイタイプの接合も3次元積層デバイスの出現でこれまでと比較して格段に微細な接合が必要な世界へと移行しつつある。このように、バンプピッチの微細化の流れはこの先も進行していくが、この際、さまざまな実装上の課題が生じる。Fig. 2は現状のC4バンプでの接合部と3次元積層時の接合部のスケール比較を行ったものであるが、微細化により接合部のはんだ体積が大幅に減少し、接合部のはんだがすべて金属間化合物(IMC)化する(IMC

Fig. 1 Trend of interconnection technology

Fig. 2 Interconnection comparison (C4 vs micro-bump)

Fig. 3 Future package trend (CPI (Chip Package Interaction) challenge)

Bonding)^{6)~8)}など、はんだの機械特性が大きく変化すると考えられる。よって、接合部の信頼性を十分に検討したうえで、使用するはんだ組成やバンプ構造を決定することが重要となる。また、基板(Die)とのギャップが狭くなっていくことで、CUF (Capillary Underfill)方式では、UnderfillをDie底面に十分に充填することが困難となるため、Pre-Applied Underfill方式などの検討が必須となる。ほかに、放熱やエレクトロマイグレーションの課題、微細接合部の検査の課題などが存在するが、一方で、チップとパッケージの相互干渉であるCPI (Chip Package Interaction)⁹⁾に関しても十分に考慮しておく必要がある。Fig. 3は、今後のパッケージトレンドを示したものであるが、半導体デバイスの微細化に伴いBEOL (Back-End-of-Line)の層間絶縁材料としてLow-k材やUltra-Low-k材が使用されることで、BEOLの機械強度はこれまでと比較して低下する。また、接合部は、鉛フリー化に伴いこれまでのはんだと比較して硬くて延性の低い材料となる。これにより、チップに負荷されるストレスは増加する。さらに、プリント配線板に関しては、電気特性の向上や低コスト化のためにコア厚が薄くなり、最終的にはコアレスになることで基板の反りは増大し、チップや接合部に負荷されるストレス増加が見込まれる。つまり、ピッチの微細化に対応した技術開発を進める際、より繊細になっていく半導体デバイスに対して負荷されるチップとプリント配線板のCTE差に起因するストレスを低減させることも考慮した技術開発が強く求められる。ここで、これらの現状を踏まえて、いくつかの技術内容を紹介する。

3. Cu Post Bumpを使用したフリップチップ接合技術

さきに述べたように、ペリフェラルタイプのフリップチップ接合は、従来の金-はんだ接合方式からCu Post Bumpを用いた接合方式に切り替わりつつある。この際の実装方法は、「Reflow+CUF」方式と「Pre-applied Underfill+Thermal Compression Bonding」方式の2つが挙げられる。Fig. 4に両工法のプロセスフローを示す。また、Table 1に両工法の特徴をまとめた比較表を示す。「Reflow+CUF」方式は、C4バンプ実装にも採用されている非常に量産性の高い工法である。IBMでは、ワイヤボンディング用のアルミニウムパッド表面に、電気めっき法により形成した金属(Cu)層とはんだ層を有する2層構造バンプを用いることで、基板側へのはんだをプリコート処理なしで50μmピッチまでの実装プロセス開発を完了している。この実装方式をC2 (Chip Connection)工法¹²⁾と呼んでいる。通常、100μmピッチ以下のプリント配線板の場合、フリップチップ部のソルダーレジスト開口は個別開口できず、スリット形状の開口となる。これにより、はんだがCuパッド上に流れ出すため、Dieとプリント配線板間のギャップを確保することが困難となるが、リフロー時に溶融しない金属ポストを用いることでこのギャップの確保が可能となる。また、金属ポストの設計次第で、この高さは自由に変更できる。本方式は、非常にシンプルでかつ既存のインフラが使えるメリットがあるが、反りの大きなプリント配線板への接合や100μm以下の薄いDieでの接合に課題がある。また、CUF方式でUnderfillを供給するため、50μmピッチ未満の微細ピッチ・狭ギャップへの対応が課題になると予測されている。一方、「Pre-applied Underfill+Thermal Compression Bonding」方式は、フリップチップボンダを用いて、はんだ接合とUnderfill封止を同時に実施する工法であるため、これらの課題を解決することができる工法として注目されている。また、はんだ接合の際にすでにUnderfill封止されている状態にあるため、Dieの層間絶縁膜(Low-k膜)に負荷されるストレスを低減できる効果も期待できる。この工法には、Die側にあらかじめB-Stage状態のUnderfillを供給しておくOBAR (Over-Bump Applied Resin)工法¹³⁾や、プリント配線板にB-Stage状態のFilmあるいはペースト状のUnderfillを供給する方法などがあるが、いずれの方法もプロセス管理が困難であり、安定したプロセスの実現のためには、Underfill材料の開発が重要な要素となる。また、実装サイクルタイムが長くなるため、今後の発展のためにはこの時間短縮が非常に大きな課題となっている。しかしながら、Dieと基板間が数ミクロンのギャップとなるような世界にはCUF方式では対応できない可能性が高いため、Pre-applied Underfill技術は必須な技術となると考えられる。

このように、Cu Post Bumpはピッチの微細化に適した構

造であるといえる。また、はんだバンプと比較してエレクトロマイグレーション特性に優れた構造であるため、3次元集積化デバイスの接合にも採用されはじめている。しかし、一方で、はんだバンプよりも High Modulus となるため、CPI には不利な構造となる。よって、さらなる微細化が進む3次元集積化デバイスへの適用のためには、CPI を考慮したバンプ構造やはんだ組成の最適化を行うことが鍵になると考えられる。

4. 3次元集積化デバイスにおけるマイクロ接合技術

TSV 技術を活用したシリコン積層技術^{14),15)}は、半導体デバイスの高速化・高密度化・小型化の切り札として期待さ

Fig. 4 Process flow comparison for Cu post bump assembly

Fig. 5 Micro-bump interconnection

れている。この際の最小接合ピッチはいずれ $10\mu\text{m}$ 以下になると予測されているが、基本的にシリコン間での接合となるので、CTE 差に起因するストレスが理論上発生しないため、少ないはんだ量でも良好な接合が可能と考えられている。Fig. 5 は Ni-Au パット上に高さ約 $6\mu\text{m}$ の Cu-Sn バンプを実装した接合例を示すが、非常に微量なはんだでもクラックなどが発生せず、良好なはんだ接合が形成できていることがわかる。なお、一部で Sn が観察されているが、接合直後の状態ですでに大部分が IMC 化していることが確認できる。このように、シリコン-シリコン間の接合であれば、バンプの微細化が進んでも接合信頼性に大きな問題は生じない。しかし、最終パッケージとして完成させるためにはプリント配線板との接合が必要となるため、この際に発生するプリント配線板との CTE 差に起因するストレスの影響を十分に検討しておくことが重要である。Fig. 6 にプリント配線板に Stacked Die が実装された3次元 FEM (Finite Element Method) モデルとシミュレーション結果を示す。なお、一般に TSV を含む Si Interposer の厚みは $100\mu\text{m}$ 以下の薄いものが多いため厚みは $70\mu\text{m}$ としている。FEM による構造解析の結果から、Top Die の厚みが薄いほど接合部に負荷されるストレスが低減する傾向にあることがわかる。また、使用するはんだ組成によって接合部に負荷されるストレスが変化することも確認できる。ちなみに接合時に使用するはんだ組成の影響は、われわれの評価でも実際に確認できている。このように、3次元集積化デバイス評価を

Fig. 6 3D quarter FEM model and simulation results (Effect of top die thickness and solder composition)

Table 1. Technology summary for Cu post bump assembly

Interconnection technique	Reflow+CUF method	Pre-applied UF+Thermal Compression Bonding Method
Pad surface finish	OSP, Au, Pre-solder	OSP, Au, Pre-solder
Flip chip connect	Pick & Place (about 2 s)+Reflow (One-time Connection)	Thermal Compression Bonding (One-by-One Connection)
Underfilling technique	CUF	Pre-applied UF (Paste, Film, OBAR*)
Pros	<ul style="list-style-type: none"> - Tact time is short - Equipment investment is small - A bumping connection with SMD is possible 	<ul style="list-style-type: none"> - UF fillet length is small - Low-k stress can be reduced - Ultra-thin die ($<100\mu\text{m}$) is applicable - Small gap/fine pitch joining is applicable
Cons	<ul style="list-style-type: none"> - UF fillet length is long - Substrate warpage control is required - Ultra-thin die assembly is difficult - Small gap/fine pitch joining is difficult 	<ul style="list-style-type: none"> - Tact time is long - SMD is jointed to FC separately - Equipment investment is big - Process control is difficult (UF void etc.)

* OBAR: Over-bump Applied Resin

進める際は、パッケージレベルでSi InterposerやDieの厚みやはんだ組成などの最適化を行うことが重要である。

5. C4NP (C4 New Process)¹⁶⁾ and IMS (Injection Molded Solder)¹⁷⁾ 技術

Table 2は、バンパのはんだ組成がBEOLの層間絶縁膜に及ぼす影響を確認した結果である。Agの含有量を少なくすることで冷却時のCTEミスマッチに起因して発生する層間絶縁膜剥離の発生率は低減し、dieの反り量も小さくなることが確認できる。4章でも述べたが、接合時に使用するはんだ組成の最適化は接合部へのストレス低減に非常に有効である。よって、はんだ組成の自由度が高く、微細化に対応できるバンピング技術の開発が求められている。C4NPは、IBMが開発したウエハバンピング技術で、モールドと呼ばれる半球状の穴が開いたガラス基板に溶融はんだを溶かし込み、それをウエハ側に転写することでバンパを形成する技術である。幅広く使われている電気めっき法によるウエハバンピングの場合、基本的に2元系までしか対応できないうえにはんだ組成が限定されるのに対し、C4NPは、最適な組成のはんだバンパを自由に形成できる点、低コスト化が可能で微細ピッチにも対応しているとい

Table 2. Peak warpage and the number of parts with damage observed by CSAM, for various alloys and cooling rates near room temperature¹⁸⁾

Ag content (weight%)	DCWM peak warpage (arb. units)	CSAM data (parts affected/parts inspected)	
		Regular cooling	10× faster cooling
2.2	1.00	2/17	45/73
1.3	0.92	3/17	4/74
1.2	0.82	0/15	3/75
1.0	0.80	0/15	1/74
0.3	0.69	0/15	1/74
0.0	0.61	0/15	0/74
SnPb	0.40	0/45	NA

Fig. 7 Solder bumping on substrate with IMS technology (100 μm pitch)

う点で優れている。IMSは、C4NPの技術を応用したプリント配線板へのはんだバンパ形成技術で、C4NPのはんだ充填用ヘッドを使い、フィルムマスクを通して、プリント配線板上にはんだバンパを形成することができる。Fig. 7は、100 μm ピッチの基板に対してIMSで形成したはんだバンパであるが、100 μm ピッチ以下の基板に対しても、安定したはんだバンパ形成が可能である。また、フィルムデザインを変更することで、供給するはんだ量を変更することも可能であり、さらに、C4NP同様、はんだ組成を自由かつ容易に変更できる点でも優れている。このように、CPIを考慮したマイクロバンパ接合技術を確認するためには、はんだ組成を自由に變更できる技術が今後は必要不可欠となると考えられる。

6. まとめ

さらなるヒューマンライフの向上を目指し、半導体デバイスは今後も進化し続けていかなければならない。微細化に対応したバンパ接合技術は、次世代の半導体パッケージを支える重要な技術の1つであるが、本技術を確認するためには、個々の要素技術開発だけでなく、パッケージ全体を考慮した幅広い視点にたつて、材料・構造・プロセスなどの最適化に取り組んでいくことが重要であるといえる。

(2011.5.28-受理)

文 献

- 1) 傳田精一：“三次元実装のためのTSV技術,” 工業調査会, pp. 11–12, 2009
- 2) ITRS: “The International Technology Roadmap for Semiconductors,” 2007
- 3) L. F. Miller: “Controlled Collapse Reflow Chip Joining,” IBM Journal of Research and Development, Vol. **13**, pp. 239–250, 1969
- 4) J. Lau, et al.: “Feasibility Study of a 3D Integration System-in Packaging (SiP) from 300 mm Multi-Project Wafers (MPWs),” International Conference on Electronics Packaging 2011, 2011
- 5) T. C. Chang, et al.: “Reliability Characterization of 20 μm Pitch Microjoints Assembled by a Conventional Reflow Technique,” International Conference on Electronics Packaging 2011, 2011
- 6) K. Sakuma, et al.: “IMC Bonding for 3D Interconnection,” 59th ECTC, pp. 864–871, June 2010
- 7) 折井靖光, 佐久間克幸, 末岡邦昭, 小原さゆり, 松本圭司, 鳥山和重, 青木豊広: “3次元積層におけるIMC接合の信頼性評価,” Mate 2011, pp. 131–134, February 2011
- 8) S. Kohara, et al.: “Thermal Stress Analysis of 3D Die Stacks with Low-Volume Interconnections,” IEEE CPMT Symposium Japan, No. 10-3, August 2010
- 9) JEDEC, JEP156: “Chip-Package Interaction Understanding,

Identification and Evaluation,” March 2009

- 10) D. C. Edelstein: “Extendability of Cu/Low-k/Airgap BEOL,” 214th ECS meeting (the Electrochemical Society), No. 2073, 2008
- 11) 2005 Semiconductor Materials Outlook, p. 363
- 12) Y. Orii, et al.: “Ultrafine-Pitch C2 Flip Chip Interconnections with Solder-Capped Cu Pillar Bumps,” Proceedings of the 58th Electronic Components and Technology Conference, pp. 948–953, 2009
- 13) C. Feger, et al.: “The Over-Bump Applied Resign Wafer-Level Underfill Process: Process, Material and Reliability,” Proceedings of the 58th Electronic Components and Technology Conference, pp. 1502–1505, 2009
- 14) M. Koyanagi, et al.: “Future System-on-Silicon LSI Chips,” IEEE Micro, Vol. **18**, No. 4, pp. 17–22, Jul/Aug 1998
- 15) J. U. Knickerbocker, et al.: “Three-Dimensional Silicon Integration,” IBM J. Res. Dev., Vol. **52**, No. 6, pp. 553–570, 2008
- 16) J. Sylvestre, et al.: “The Impact of Process Parameters on the Fracture of Device Structures during Chip Joining on Organic Laminates,” Proceedings of the 57th Electronic Components and Technology Conference, pp. 82–88, 2008
- 17) Jae-Woong Nah, et al.: “Injection Molded Solder—A New Fine Pitch Substrate Bumping Method,” 59th Electronic Components and Technology Conference, 2009
- 18) J. Sylvestre, et al.: “The Impact of Process Parameters on the Fracture of Device Structures during Chip Joining on Organic Laminates,” Proceedings of the 57th Electronic Components and Technology Conference, pp. 82–88, 2008