エレクトロニクス実装学会誌
Online ISSN : 1884-121X
Print ISSN : 1343-9677
研究論文
高速デジタル回路におけるチップ部品パッド直下のグラウンドクリアランスサイズの簡易計算式の提案
奈良 茂夫
著者情報
ジャーナル フリー

2012 年 15 巻 6 号 p. 461-469

詳細
抄録

近年の高速シリアル伝送に使われるデバイスは5 Gbpsを超えるものがあり,高速回路のプリント配線板(PCB)設計に関する新しい技術がいくつか紹介されている。しかしながら,実際に採用するにはその効果と詳細なメカニズムを把握する必要がある。ここではチップ部品の実装用パッド直下のグラウンド面の銅箔を削除するという技術に着目して,その効果と詳細なメカニズムを検証し,プリント配線板の層構成や材質に対応した設計方法を提案した。検証には,モーメント法電磁界解析シミュレータ(Sonnet EM)を用いてSパラメータ,電流分布,放射特性を解析した。また,テスト基板のSパラメータを測定し効果を確認した。

著者関連情報
© 2012 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top