部品内蔵基板の歩みと今後の課題

見山 克己*

Circumstances of Developing Device Embedded Substrate and Its Future Subjects

Katsumi MIYAMA*

* 北海道科学大学工学部機械工学科 (〒 006-8585 札幌市手稲区前田 7 条 15 丁目 4-1)

* Faculty of Engineering, Department of Mechanical Engineering, Hokkaido University of Science (7-15, Maeda Teine-ku, Sapporo, Hokkaido 006-8585)

1. はじめに

部品内蔵基板は、高密度配線の実現や電氣的・熱的特性、またデバイス実装部接続信頼性の向上が見込める有望な技術である。三次元配置による設計自由度増大に伴い大きなダウンサイジング効果が見込めるとともに、部品間の配線長短縮により高周波特性の改善、ノイズ低減などの電気特性改善効果が期待される。2000 年代からデバイスを内蔵したプリント配線板の実用化が相次ぎ^{1),2)}、当初は民生用のモジュール基板に主な適用事例が見られたが、現在ではスマートフォンメイン基板や車載機器用の適用事例が見られるようになってきた³⁾。

しかしながら部品内蔵基板そのものの概念は古く、また一部の限定された用途においては基板内部に素子を作り込む手法により部品（素子）内蔵基板が用いられてきた。それらを第 1 世代とすれば、完成されたデバイスを埋め込む手法は第 2 世代以降と位置づけられる。その中でも、既存の表面実装デバイスを内蔵した第 2 世代、その後、内蔵用に開発された低背部品を埋め込み、かつめっき接続など、新たな接続手法を用いた第 3 世代に分類されると考えている。本稿では、これら部品内蔵基板のこれまでの歩みを振り返ると共に、今後より一層適用を拡大していくための課題について考察してみたい。

2. 基板内への素子作り込み ―第 1 世代―

プリント配線板は、絶縁材料と金属銅導体を用いて構成されており、誤解を恐れずにいえば単なる配線部材であり、そこに「配線」以上の機能は付与されない。しかしながらそのプリント配線板内に受動素子機能を何らかの手段により作り込む素子内蔵は、実は比較的古い時期から実用化されている。例えば、抵抗素子としてはカーボンペーストを用いて配線パターン間に印刷抵抗を形成する手法や⁴⁾、Ni 系薄膜を利用して抵抗体を形成する手法が実用化されている⁵⁾。Ni 系薄膜を利用する手法は、米国オメガ・テクノロジー社により開発された商品名オメガ・プライと呼ばれ

る銅箔を使用する手法が最初である。これは電解銅箔のマット面側に Ni-P 合金の薄膜が形成されており、一般的な配線板製造プロセスである銅箔積層および銅箔エッチングによるパターン形成を行った後に、再度フォトリソにより Ni-P 薄膜をエッチングすることにより所定の抵抗パターンを得るものである。これは Ni 薄膜の厚みや P 組成によりシート抵抗値を可変できること、プロセスが配線板製造工程と親和性が高いことなどのメリットを有する。また、カーボンペーストを用いた手法もスクリーン印刷と乾燥により形成できるため、これも配線板製造工程と親和性が高い。

しかしながら、これらの手法は一部の限定的な利用にとどまった。カーボンペースト印刷抵抗は印刷精度に抵抗値ばらつきが支配されること、また抵抗体のマトリックスが樹脂材料であるため、温湿度に対する特性変化が大きいことがデメリットであった。ニッケル系薄膜は特性変化の点では印刷抵抗より安定しているものの、金属材料であるが故にシート抵抗値が最大でも 250 Ω /sq 程度にとどまるため、適用範囲が限定された。一方コンデンサは、米国の配線板メーカである Zycon 社 (HADOC 社を経て Sanmina-SCI 社) が、ガラスエポキシ絶縁材 (以下「ガラエポ」) を誘電体として層間にコンデンサを形成する BC (Buried Capacitor) を開発している^{6),7)}。この手法は素子の形成に特殊な手法を必要としないメリットを有するが、ガラエポの誘電率は一般的に 4 前後と低いため、必要な静電容量を得るためには大面積パターンが必要となる。このためルータ・サーバなどの大型基板に適用がとどまっている。その後米国では 1999~2002 年に部品内蔵技術に関わるコンソーシアムが形成され、内蔵素子のための材料開発・評価を行った。このコンソーシアムで開発された材料による素子形成の一例を紹介する⁸⁾。この技術は、素子材料としてセラミック系の無機材料を用いることにより、それまでの課題であった温湿度による特性ドリフトの改善、高いシート抵抗値や高い比誘電率による高静電容量の実現を狙ったものである。

抵抗素子の製造プロセスとしては、はじめに銅箔の粗化

Fig. 1 Appearance of sintered resistor and electrode

Fig. 2 Cross section of embedded resistor

面に抵抗ペーストをスクリーン印刷にて所定の形状に形成する。溶剤揮発のため乾燥処理を行った後、素子焼結のため 900°C、N₂ 雰囲気で行う。焼成後のワークは、ブリダグを介して内層板に積層プレスされる。積層プレス後のワークは、一般的な工法でパターン形成を行う。一例としてパターン形成後の状態を Fig. 1 に示す。1 mm × 1 mm の抵抗素子が得られる様、抵抗膜と電極パターンを形成した。

コンデンサの形成プロセスも基本的な流れは抵抗と同様である。ただし、コンデンサの場合は誘電体を挟んで銅箔と対向する電極形成が必要である。このため、誘電体を銅箔上に印刷した後、対向電極となる銅ペーストを誘電体に重ねて印刷する。このワークを抵抗と同様の条件で焼成を行い、誘電体と銅ペーストを同時焼成する。

4 層の全層をビルドアップ工法で製造したプリント配線板に、焼成抵抗素子を内蔵した事例の断面写真を Fig. 2 に示す。全層に公称厚み 60 μm のハロゲンフリー FR-4 を用い、この配線板の第 2 層に抵抗を配置した。ソルダーレジストを含めた総板厚は 0.33 mm であり、素子内蔵無しの場合の板厚と有意差はなく、素子を内蔵しても板厚に影響が

Fig. 3 Cross section of embedded bare die

ないことが確認できた。

3. LSI 内蔵 —第 2 世代—

2000 年代に入り、携帯電話の多機能化とダウンサイジング要求のもと、配線板の高密度化・面積縮小の要求が大きくなってきた。この流れの中で、表面実装部品の中で専有面積の大きい能動部品を内蔵することによる大幅な基板面積削減に各社が目を向け始めた。これの事例のうち、ベアチップを内蔵して通信モジュール基板の面積削減に成功した事例を紹介する⁹⁾。内蔵するデバイスは、完成モジュール部品低背化を目的として極力薄型の部品を用いることとし、0.15 mm 厚までバックグランドされたベアチップを用いた。実装方法はベアチップをフェースダウンとするフリップチップ工法とし、Au ワイヤースタッドバンプを用いる熱圧着工法を採用した。内蔵したベアチップ部分の断面を Fig. 3 に示す。なお、実装面は配線板内層であるため、積層前処理（化学的粗化処理）を行う関係上 Au めっきは実施していない。したがって Au スタッドバンプと基板電極との接合界面に冶金的接合が期待できないため、使用環境下において界面に常に圧縮応力が発生していることが必要である。このため、チップと基板間を充填する NCP (Non-Conductive Paste) の物性値最適化を行うことにより求められる信頼性を確保した。

この技術を通信用モジュール基板に適用し、面積削減を試みた。この製品は LSI を 2 個使用する設計になっており、このうちの 1 つのベアチップを内蔵した。これにより、面積比でモジュール基板サイズを内蔵前の 36.5% まで縮小することに成功した。

4. 低背受動部品の埋め込みと接続方法の多様化 —第 3 世代—

前述第 2 世代の部品内蔵では、基板面積削減効果の大きさから能動部品内蔵が先行したが、これに若干遅れたもののチップ受動部品を内層にはんだ実装して埋め込む手法も

Fig. 4 Example of passive device embedding by copper via connection¹¹⁾

実用化が始まった¹⁰⁾。これにより、能動・受動部品を混載する内蔵に道が開けた。しかしながら、チップ受動部品の内蔵については下記の課題に直面していた。

1) 部品高さによる基板薄板化制約

表面実装用のチップ部品は、2000年代前半、主流は1005サイズおよび0603サイズであった。この場合、部品高さが0.3 mm程度あるため、内蔵基板の薄板化に対する制約となる。

2) 表面実装時のはんだ再溶融

内蔵実装にはんだを用いた場合、表面実装リフロー時に基板内部ではんだが再溶融する可能性が高い。この場合、はんだが液相となることに伴う体積膨張を生じるため、層間デラミネーションを誘発することが予想される。さらには、層間デラミネーション発生部位にはんだフラッシュが発生することにより短絡不良にもつながる。

3) 内層板への実装ハンドリング

配線板の薄板化が求められる一方で、配線密度上昇により配線板層数は増える傾向にある。この相反する要求を満たすためには、層間絶縁厚を減少させることになる。このため内層板は導体込み50 μm 程度の板厚となるケースがあり、かつ工程に合わせたワークパネルサイズの大きさであるので、これにリフロー実装を行うことには多くの困難を伴う。

チップ部品の低背化はチップ部品メーカー各社の開発努力により、現状では高さ0.15 mmのチップ部品が提供されている。これにより内蔵基板薄板化に対する障害は大きく減少した。またはんだ再溶融の課題に対しては、表面実装の際に不具合を生じない接合材料を用いることにより問題を回避している。また内層板への実装ハンドリングに際しては、現実的にはリフロー工程に制約が多い。このため、はんだ系材料を用いずにめっきビアにより部品端子と配線板導体を直接接続する手法が実用化されてきた。これは内層板や銅箔にチップ部品をマウントして埋め込み、部品の外部電極端子に直接レーザビアなどで接続を行うものである。この一例をFig. 4に示す¹¹⁾。従来のチップ部品外部電極はSnめっきが主流であったが、ビアのめっきはCuであるので、内蔵部品の場合は外部電極めっきがCuであることが望ましい。これについてもチップ部品メーカー各社の前向きな取り組みにより、Cuめっき電極品が安定供給される

に至っている。

今後は、はんだ接続による手法とめっき接続による手法がアプリケーションによって使い分けられ、技術として共存していくことになるであろう。

5. 直面する課題

これまで述べてきたように、部品内蔵基板は多数の実用化事例があり、また適用アプリケーションによってははんだ接続・めっき接続を使い分けることができる要素技術も確立されてきた。しかしながら2000年代初頭に期待されたほど適用が広がっているとはいえない。部品内蔵基板が直面する課題について、これまで解決が図られたものも含めて考察してみたい。

まず第一に、新しい技術であるにもかかわらず用語・評価方法を含めた技術標準・規格が存在しなかったことである。これは国際規格も存在しなかったため、裏返せば日本提案を国際規格とすることにより、日本がイニシアティブをとる可能性が高いことを意味する。JPCA（日本電子回路工業会）内に設置された部品内蔵基板規格委員会の尽力により、2008年に部品内蔵配線板規格JPCA-EB01が発行され、2013年には第6版を数えるとともに、2014年度中にIEC国際規格として成立する見込みである。これについては本特集号の中で福岡大学友景教授の解説記事に詳しいので、そちらを参照されたい。次に、部品内蔵基板における設計上の課題が挙げられる。例えば、部品内蔵基板の設計に際しては、物性の異なる異種材料が埋め込まれていることによる熱変形を考慮しなければならない。一般にリジッド基板の絶縁材料として用いられるガラエポは、少なくともX方向、Y方向の面内方向熱膨張はCuに近く設計されている。しかしながら部品内蔵で埋め込まれるデバイスは、その機械的物性において配線板材料との整合は考慮されていない。このため、設計段階においてその物性差を十分考慮する必要がある、そのためにはCAEツールを用いた事前シミュレーションがきわめて有用である。すなわち、シミュレーションの活用によりトライ＆エラーの回数を削減することで、試作期間の短縮を図ることが可能である。本稿では、ベアチップ内蔵基板の熱変形をシミュレーション計算し、実際の変形挙動と比較した事例を示す¹²⁾。

モデルとして、Fig. 5に示すベアチップ内蔵基板を用いた。基材厚みは0.1 mmと0.3 mmの2種類、配線板の導体

Fig. 5 Simulated bare die embedded substrate

Fig. 6 FEM (finite element method) model

は銅ベタを使用したパターンとベタをメッシュ化したパターンの2種類を想定し、これらの組み合わせで計4種類の解析を実施した。

また内蔵するチップは0.1 mm厚で10 mm角とし、下面にはアンダーフィル樹脂が充填された構造とした。解析モデルの断面構造をFig. 6に示す。実際の配線板は製造後の初期状態で多少の変形や残留応力を内在するが、本報の解析においては室温で応力・歪みがゼロと仮定して初期温度25°Cから250°Cまで加熱した際の熱変形挙動を求めた。解析にはADINA8.6(米ADINA社製)を用い、非線形の熱弾性解析とした。

解析結果の一例をFig. 7に示す。何れもベアチップ内蔵部は中心部が凸形状に変形する傾向を示した。その周囲は部位により変形挙動に差がみられ、導体パターンの形状・粗密の影響があると推察された。Model1・2はコア厚みが0.1 mm, Model3・4はコア厚み0.3 mmである。基板変形量として、厚み方向最大変位を求めた。これらを比較する

とModel2の変形量が突出して大きく、4モデル中最大の変形量108 μm であった。なお他のモデルは46~60 μm の範囲であった。この結果から、基材剛性と内層導体層の形状が配線板の熱変形に大きく影響することがわかった。解析した4モデルに相当する基板を実際に製作してリフロー耐熱試験を実施したところ、Model2に相当する構造にのみベアチップ下でのふくれ発生が認められ、計算された熱変形量と実基板での膨れ発生状況は同様の傾向を示した。

このため、内層の導体パターンを修正することにより変形量をさらに低減することを検討した。導体パターンの修正をFig. 8(a)に示す。調整した箇所は、Model1・2で変位が変曲点を有する凹凸部である。まず、Model1の導体パターンを基に、L2の残銅率調整を実施した。またベア実装面のL3では当初ベアチップ下の銅箔は除去してあるが、この部分に銅ベタを配置した。これらの変更を施したものをModel5とし、同様に熱変形解析を行った結果をFig. 8(b)に示す。熱変形量は37 μm と計算され、大幅に変形量を抑

Fig. 7 Calculated thermal deformation

Fig. 8 Reduction of thermal deformation by pattern modification

えることが可能と予想された。以上の結果より、配線板のパターン設計を適正化することで配線板の熱変形量を制御できる可能性が示された。

6. おわりに

部品内蔵基板のこれまでの歩みを振り返ると共に、現在部品内蔵基板が直面する課題について考察した。本稿で述べた課題以外にも、内蔵部品検査を含めた最終検査技術、またそれに関連して、内蔵された部品の保証を配線板メーカーとユーザとの間でどのように線引きするかといった品質保証契約上の課題などが存在する。

部品内蔵基板が15年程前に期待されたほど市場で広がっていない理由はこれらが絡み合い決して単純ではないが、市場の要求自体は決して減ってはならず、むしろ期待が高まりつつある。さらに3次元形状配線への展開を考えた際

には、第4世代・第5世代と呼ぶであろう新たな部品内蔵技術が必要とされることが予想され、この分野で日本がリードし続けることを期待したい。

(2014.5.9- 受理)

文 献

- 1) 見山克己：“ベアチップ内蔵基板の実用化事例とその実装技術,” エレクトロニクス実装学会 EPADs 研究会 2009 年度第 3 回公開研究会, 2009
- 2) 若林 猛：“部品内蔵技術と次世代実装材料：WLP&EWLP 技術の変遷と今後の実装技術,” エレクトロニクス実装学会誌, Vol. 12, No. 2, pp. 120–124, 2009
- 3) 青山雅之, 神谷博輝：“カーナビゲーションに実用化された“部品内蔵 PALAP”を支える『基材』『回路形成』『部品搭載&積層』技術の連携,” エレクトロニクス実装学会 EPADs

研究会 2009 年度第 1 回公開研究会, 2009

- 4) 特開平 5-13914
- 5) B. Mahler and P. Schroeder: "Planar Resistors in PCB Design," Electronic Manufacturing, January 1989
- 6) 米国特許, 第 5155655 号
- 7) "平成 16 年度特許流通支援チャート 電子部品内蔵基板," 独立行政法人工業所有権情報・研修館, 2005
- 8) 見山克己: "厚膜焼成法を用いた受動素子内蔵プリント配線板," マテリアルインテグレーション, Vol. **23**, No. 12, pp. 29-33, 2010
- 9) 見山克己: "ベアチップ内蔵基板の実用化事例とその実装技術," 第 24 回エレクトロニクス実装学会春期講演大会講演論文集, pp. 350-351, 2010
- 10) 福岡義孝, 笹岡賢司, 本村知久: "受動チップ部品/能動デバイス混載内蔵配線板の開発と実用化," エレクトロニクス

実装学会誌, Vol. **11**, No. 42, pp. 260-270, 2008

- 11) 上原利久: エレクトロニクス実装学会部品内蔵技術委員会 公開研究会 2012 年度第 2 回公開研究会, 2012
- 12) 見山克己, 高橋寿文, 岩田 智行, 田中 大之: "ベアチップ内蔵プリント配線板の信頼性に及ぼす配線板構造の影響," エレクトロニクス実装学会誌, Vol. **15**, No. 7, pp. 550-557, 2012

著者紹介

見山克己 (みやま かつみ)

北海道科学大学 (旧北海道工業大学) 工学部機械工学科教授。博士 (工学), 技術士 (金属部門)。1987 年北海道大学工学部卒業, 同年日本特殊陶業株式会社入社, セラミックと金属の接合技術の開発に従事。1998 年クローバー電子工業株式会社入社, 高密度配線プリント配線板や部品内蔵技術の開発に従事。2010 年北海道工業大学創生工学部機械システム工学科准教授, 現在に至る。