SiC 半導体パワーデバイスの電力変換回路利用における課題

舟木 剛*

Challenges in Utilization of SiC Power Devices for Power Conversion Circuit

Tsuyoshi FUNAKI*

* 大阪大学 (〒 565-0871 大阪府吹田市山田丘 2-1)

* Osaka University (2-1 Yamada-oka, Suita, Osaka 565-0871)

1. はじめに

パワーエレクトロニクスは、エネルギー利用を高効率化する技術として知られている。すなわち、半導体パワーデバイスのスイッチング動作を用いた電力変換により電圧・電流・周波数などの状態量を任意の値に変換・制御することで、従来の電気機器を効率の良い動作点で利用することを可能とするだけでなく、従来電気が用いられてこなかったアプリケーションを電気化することにより制御性・機能性を向上させ、エネルギー消費の削減を実現する技術である^{1)~3)}。さて、パワーエレクトロニクス化によるエネルギー損失削減効果は大きい、さらなる省エネルギー化のためには電力変換部での損失削減・小型軽量化が必要となる。パワーエレクトロニクスアプリケーションでのシステム全体を含む電力変換損失低減の流れとして、回路の高電圧・小電流化による導通損失の低減があり、電力変換回路に用いる半導体パワーデバイスに対して高耐圧化が求められている。また電力変換回路の構成に占めるコンデンサ・リアクトル・トランスなどの受動素子やヒートシンクなどの放熱機構における面積・体積・重量の割合は大きく、これらの小型軽量化が求められている。受動素子の小型化にはスイッチング動作の高周波数化が効果的であるが、スイッチング損失はスイッチング周波数に比例し、スイッチング速度に反比例することから、半導体パワーデバイスにおけるスイッチング動作の高速化が不可欠である。また半導体パワーデバイスにおける導通損失やスイッチング損失を 0 にすることはできないため、半導体パワーデバイスを冷却するための放熱機構をなくすことはできず、高温動作による放熱機構の小型化・簡素化が期待されている。

このような要求に対し、従来 Si 半導体を用いたパワーデバイスでは、さまざまな素子構造や製造プロセスの開発により解決を図ってきた⁴⁾。しかしながら半導体材料の物性値限界を超えることはできないため、その限界が高い SiC や GaN などのワイドバンドギャップ半導体パワーデバイスに適用されつつある。ただし、半導体材料を変えるだけ

でこれらの課題がすべて解決されるわけではなく、解決しなければならない課題が新たに生じる。本稿では特に高速スイッチング動作に関する課題について述べる。

2. ワイドバンドギャップ半導体パワーデバイスの高速スイッチング

半導体パワーデバイスでは、オン抵抗を小さくすることにより導通損失を低減することが求められる。高耐圧の半導体パワーデバイスのオン抵抗では、図 1 に示す不純物濃度を低くする (n⁻) ことで耐圧を維持するドリフト層の抵抗が支配的となる。ドリフト層のみで電圧を維持すると仮定すると、半導体の絶縁破壊電界 E_c 、ドリフト層の不純物濃度 N_d と耐圧 V_{bd} との関係は次式となる。

$$V_{bd} = \frac{\epsilon_s}{2eN_d} E_c^2 \quad (1)$$

ただし、 ϵ_s は半導体の誘電率、 e は単位電荷である。

これより耐圧 V_{bd} とオン抵抗 R_d の関係を求めると次式となる。

$$R_d = \frac{4V_{bd}^2}{\mu\epsilon_s A E_c^3} \quad (2)$$

ただし、 μ はキャリアの移動度、 A は導通領域の断面積である。

すなわちオン抵抗は耐圧 V_{bd} の 2 乗に比例するため、耐圧を高くすると急激にオン抵抗は高くなる。一方オン抵抗は半導体の絶縁破壊電界 E_c の 3 乗に反比例するが、ワイドバンドギャップ半導体である SiC は、Si 半導体に比べ絶縁破壊電界が 1 桁ほど大きい。このため SiC 半導体を用いることで、高耐圧パワーデバイスのオン抵抗を大幅に下げることができる。ただしここで考えているオン抵抗は、ドリフト層にドーパされた不純物による多数キャリアでの導通動作を考えている。Si 半導体を用いたバイポーラタイプの高耐圧パワーデバイスでは、ドリフト層の不純物濃度を高くすることができないが、半導体の PN 接合を介して異なる半導体 (p⁺) より少数キャリア (正孔) をドリフト層 (n⁻) に注入することによりオン抵抗を下げる伝導度変調効果を

図 1. ダイオードの構造とターンオフにおける電流応答

利用している。PN 接合電位が重畳されるものの、実用上十分に低いオン抵抗を得ることができる。

さて、電力変換回路における半導体パワーデバイス利用では、導通・遮断の定常状態以外に、スイッチングの過渡動作を考える必要がある。バイポーラタイプのデバイスの遮断状態から導通状態への遷移において、少数キャリアを注入して伝導度変調効果が表れるまでの順回復、導通状態から遮断状態への遷移において、少数キャリアが消滅し空乏層が広がる逆回復やテール電流の有無がスイッチング動作に影響する。ここでは特に図 1 (a) に示すターンオフ動作における逆回復現象とテール電流について述べる。

図 1 に Si PiN ダイオード (PiND) と SiC ショットキーバリアダイオード (SBD) のターンオフ動作における電流の時間応答を示す。PiND ではターンオフ開始とともにドリフト層への少数キャリアの注入がとまり、再結合もしくは掃きだしにより少数キャリアがドリフト層から消滅する過程において、電流が順方向から 0 を下回り逆方向電流として流れる。導通状態において注入される少数キャリアの量は順方向電流にほぼ比例することから、図 1 (a) に示すように順方向電流が大きくなるに従い、逆方向に流れる電流も大きくなる。また電流変化率 di/dt の大きい高速なスイッチング動作に対しては、導通状態変化の遷移時間が短くなるため、遷移期間中に再結合する少数キャリアも少なくなる。したがって掃き出さなければならない少数キャリアの量が相対的に大きくなり、これが大きな逆方向電流として現れる。このダイオードに過渡的に流れる逆方向電流が、ダイオードのスイッチング動作を引き起こしているトランジスタの順方向電流として流れることから、ダイオードとトランジスタ両方でのスイッチング損失となる。また逆方向電流が最大となった時点から、ドリフト層では空乏層が拡大し遮断状態に遷移するが、不純物濃度が低いことから印加

(a) Si IGBT

(b) SiC MOSFET

図 2. トランジスタのターンオフにおける電流応答

されている高電圧に対して掃き出す多数キャリアの量は少なく、大きな di/dt で電流が 0 に戻る。この時回路配線の寄生インダクタンスにより生じた起電力がサージ電圧として回路素子に重畳されるとともに、電磁ノイズの原因となる。多数キャリアのみで動作する SBD では、図 1 (b) に示すように少数キャリアに伴う逆回復現象は生じない。ただし、ドリフト層の空乏化における多数キャリアの掃き出しに伴う逆方向電流が流れる。

図 2 に Si IGBT と SiC MOSFET のターンオフ動作における電流の時間応答を示す。図 2 (b) に示す MOSFET では、ゲートソース間電圧が閾値電圧を下回るとゲート下のチャネルが消失し、同時にドレイン電流が遮断される。一

図2 (a) に示す IGBT はバイポーラトランジスタのベースを MOSFET で駆動するのと等価な動作となっており、MOSFET 単体の動作とは異なる。すなわち n チャンネル IGBT では、n チャンネル MOSFET が PNP トランジスタのベースを駆動することで導通状態を制御しており、MOSFET はトランジスタへベース電流として小数キャリアを注入することはできるが、注入した小数キャリアを引き抜くことはできないため、MOSFET 部が遮断した後に PNP トランジスタはベースに注入された小数キャリアが消滅することで遮断状態に回復する。図2 (a) においてコレクタ電流が急激に電流が低下する部分が、MOSFET 部のチャンネル電流の遮断に相当し、その後ゆっくりと減少していく電流が PNP トランジスタのベース部に注入された小数キャリアにより流れるテール電流である。

以上のように、PiND や IGBT などのバイポーラデバイスでは、小数キャリアによる伝導度変調により導通抵抗を下げるができる。しかしながら、デバイスを導通状態から遮断状態に移させるためには、蓄積された小数キャリアを再結合または掃き出すことで消滅させることが必要であり、これに時間を要するとともにスイッチング損失の原因となっている。高耐圧のパワーデバイスに SiC 半導体を適用することで、小数キャリアによる伝導度変調を用いずに低抵抗化することができることから、ユニポーラデバイス構造を採用することができ、高速なスイッチング動作が可能となる。高速スイッチング動作によりスイッチング損失が低減され、高周波数での動作も可能となる。一方で高速スイッチング動作に伴い生じる問題もある。次章では、特に高速なスイッチング動作に伴いトランジスタの駆動回路において生じる課題について述べる。

3. 高速スイッチング動作に伴うゲート電圧変動

図3 に電力変換回路で用いられるハーフブリッジとゲート駆動回路を示す。ハーフブリッジは上下アームで構成され、二並列接続することで太陽光発電のパワーコンディショナーなどで用いられる単相フルブリッジ回路、三並列接続することでモータ駆動などに用いられる三相フルブリッジ回路が構成できる。情報通信機器で用いられる低圧デバイスの CMOS 構成とは異なり、電力変換回路は通常 N チャンネルパワーデバイスのみで上下アームを構成する。このため上下アームの MOSFET には、図3 (a) に示すように電位が切り離された個別のゲート駆動用の電源が必要となる。図3 (b) に示す下側アームの導通時に上側アームのゲート駆動用電源として用いるコンデンサを充電するブートストラップ方式もあるが、高周波スイッチング動作では十分なコンデンサの充電時間を確保することが難しい。また Si IGBT と同様に耐圧 1,000 V を超える SiC MOSFET でもゲート閾値電圧は 3~5 V 程度と低い。このため高速なスイッチング動作に伴ってゲート電圧が変動した際に、これが閾値

(a) トランス絶縁電源方式

(b) ブートストラップ方式

図3. ハーフブリッジとゲート駆動回路

電圧を超えることで、遮断状態にあるべき素子が導通するセルフターンオン現象が生じることがある^{5)~7)}。以下ではその発生メカニズムについて述べる。

上下アームともに閾値電圧より低いゲート電圧が、ゲート駆動回路より印加されてチャンネルが遮断状態にある場合を考える。ただし下側アームは、MOSFET のボディダイオードを介して導通しており、そのドレイン電圧は GND レベルにある。また上側アームのドレイン-ソース間には電源電圧が印加されている。ここで上側アームを高速にターンオンさせると、図5 (a) に示すように遮断状態にある上側アームのドレイン-ソース間に印加された電源電圧が、大きな dv/dt で低下すると同時に、下側アームのドレイン-ソース間に大きな dv/dt で電圧が印加される。MOSFET のゲート端子は、ドレインおよびソース端子とは絶縁されているが、図4 (a) に示すようにゲート酸化膜や半導体の空乏層を介した寄生容量 C_{gs} , C_{gd} が存在している。ゲート端子は、ゲート抵抗 R_g を介してゲート駆動用電源につながっているため、その等価回路は図4 (b) のようになる。ゲート端子が開放もしくは高いゲート抵抗を介してゲート駆動回路に接続されている場合、ドレイン-ソース間に印加された電圧が C_{gs} , C_{gd} によって容量分割され、ゲート-ソース間の電圧として現れる。ただし高速なスイッチング動作を考えているここでは、比較的小さなゲート抵抗を介してゲート駆動電源に接続されるため、ゲート電圧は容量分割されたドレイン電圧とはならない。下側アームのドレイン-ソース間に、立ち上がり速度 $k_v = \frac{dv}{dt}$ で電圧が印加され

(a) MOSFET 等価回路

(b) ゲート駆動回路を含んだ等価回路

図 4. MOSFET とゲート駆動回路の等価回路

(a) 上下アームドレイン-ソース間電圧

(b) ゲート電圧

図 5. ドレイン電圧印加に対するゲート電圧変化

る場合、ゲート-ソース間に誘起する電圧 v_{gs} は次式のような時間応答になる⁸⁾。ただしここでは端子間容量 C_{gd} , C_{gs} の電圧依存性は無視している。

$$v_{gs} = R_g C_{gd} k_v \left[1 - e^{-\frac{t}{R_g(C_{gs} + C_{gd})}} \right] + V_{drv} \quad (3)$$

すなわち、ドレイン-ソース間に印加された電圧 v_{ds} によりゲート電圧 v_{gs} が変化するが、その大きさは印加されるドレイン電圧の変化速度 k_v およびゲート抵抗 R_g 、ゲート-ドレイン間容量 C_{gd} に比例する。高速スイッチング動作では電圧変化速度 k_v が大きくなるため、ゲート電圧 v_{gs} も高くなる。ゲート抵抗はスイッチング速度を調整するために用いられるが、オフの定常状態においてもドレイン電圧印加により生じるゲート電圧変化を抑制するためにできるだけ

(a) ゲート駆動回路を含んだ等価回路

(b) ゲート電圧

図 6. ダイオードのターンオフに対するゲート電圧変化

小さい値とすることが望ましい事がわかる。

上述のドレイン電圧印加によるゲート電圧変動では、MOSFET の寄生成分である端子間容量による影響を考慮した。電力変換回路では、パワーデバイスの持つ寄生容量以外にプリント配線板やブスバー配線などに寄生インダクタンスが存在する。ここでは特にソース端子の配線により生じる寄生インダクタンスがゲート電圧変動に与える影響について考える。

ハーフブリッジの中間端子が、モータやリアクトルなどの誘導負荷に接続されており、上下アームのゲート端子に MOSFET をオフとする閾値電圧より低いゲート電圧が駆動回路より印加されている状態では、負荷電流の方向により上下アームいずれかの還流ダイオードが導通する。ここでは下側アームのダイオードが導通している状態を考える。図 6 (a) に等価回路を示すように、上側アームがターンオンすると、下側アームのダイオードに流れていた電流が上側アームの MOSFET に転流する。上側アームの MOSFET のターンオンにおける電流変化率を $k_c = \frac{di}{dt}$ とすると、下側アームのダイオードに流れている順方向電流は $-k_c$ の電流変化率で減少する。この時下側アームのソース端子の寄生インダクタンス L_s に誘導される電圧によりソース端子の電位が持ち上げられ、GND 電位に対して高くなる。ソース端子とゲート端子の寄生相互インダクタンスを無視すると、GND 電位に対するゲート端子の電位はこの時変化しない。したがって、ソース端子の寄生インダクタンスにおいて生じた起電力により図 6 (b) に示すように、ゲート-ソース間電圧は上昇する。一方で、ダイオードが逆電流ピーク値となるまでは遮断状態とならず、下側アームに流れる電流が

変化してもドレイン-ソース端子間の電圧は変化しないことから、先に述べた静電結合によるゲート電圧変化は生じない。この下側アームのダイオード電流の減少過程におけるゲート電圧の応答は次式となる⁹⁾。

$$v_{gs}(t) = \frac{k_c L_s}{2} \left\{ \left(1 + \frac{A}{\sqrt{B}} \right) e^{\frac{A-\sqrt{B}}{2C_{gs}L_s}t} + \left(1 - \frac{A}{\sqrt{B}} \right) e^{\frac{A+\sqrt{B}}{2C_{gs}L_s}t} \right\} - k_c L_s + \text{const} \quad (4)$$

ただし、 $A = R_g(C_{dg} + C_{gs})$ 、 $B = A^2 - 4C_{gs}L_s$ 。

すなわちゲート-ソース間に生じる電圧 v_{gs} は、電流変化率 k_c に比例するとともにソースインダクタンス L_s にも比例する。前述の静電結合によるゲート電圧変動では、ゲート抵抗 R_g の影響が大きいことを示したが、ソース部の寄生インダクタンス L_s における誘導電圧によるゲート電圧変化では、ゲート抵抗の影響が小さくなることが分かる。

先に述べたように、高速なスイッチング動作におけるダイオード電流は、ターンオフ過程において一旦逆方向に流れてから0まで戻る逆回復現象を示すことが知られている。ダイオード電流が負のピーク値となった後に0に戻る過程では di/dt の符号は逆となる。このためソース部の寄生インダクタンスにおいて生じる電圧により、ソース端子の電位はGND電位より低くなる。この電圧はゲートソース間に負のバイアス電圧として重畳されることから、MOSFETにおけるチャネルの遮断状態に影響を与えない。ただし、上下アームのドレイン端子などに存在する寄生インダクタンスにおいても同様に起電力が生じ、電源電圧と同極性の電圧が上下アームのドレイン-ソース間に重畳される。このため前述のドレイン電圧の印加によるMOSFETの端子間容量を介したゲート電圧変化に対して影響を与えることが考えられるため、寄生インダクタンスが大きい場合には考慮が必要となる。

4. おわりに

従来のパワーエレクトロニクスでは、Si半導体パワーデバイスの適用を前提に電力変換回路を開発しており、SiパワーデバイスをSiCパワーデバイスに置き換えただけでは、SiCパワーデバイスの持つ性能を十分に引き出すことができない。本稿では、電力変換回路におけるSiCパワーデバイスの利用において、その特徴を活かした高速スイッチング動作において生じる課題について述べた。本稿で取り上

げた課題以外にも、小型軽量化に対応するための受動素子などの周辺部材の開発、高温動作に対応する実装材料の開発や信頼性向上など、新たな開発を必要とする課題が山積している。これらの課題を個々に解決してもその効果は限定的であるが、それらを組み合わせたシステムとして解決することで、より大きな効果が期待できる。

(2014.5.30- 受理)

文 献

- 1) N. Mohan, T. M. Undeland, and W. P. Robbins: "Power Electronics: Converters, Applications, and Design," Wiley, 1995
- 2) J. G. Kassakian, M. F. Schlecht, and G. C. Verghese: "Principles of Power Electronics," Prentice Hall, 1991
- 3) M. Rashid: "POWER ELECTRONICS HANDBOOK," Butterworth-Heinemann, 2010
- 4) 戸倉: "四半世紀にわたるIGBT開発の軌跡(1984年~2009年)," 電学論D, Vol. **131**, No. 1, pp. 1-8, 2011
- 5) K. Murata and K. Harada: "Analysis of a self turn-on phenomenon on the synchronous rectifier in a DC-DC converter," Proc. INTELEC 2003, pp. 199-204, 2004
- 6) K. Murata and K. Harada: "A self turn-on mechanism of the synchronous rectifier in a DC-DC converter," Proc. INTELEC 2004, pp. 642-646, 2004
- 7) Y. Kawaguchi, S. Ono, K. Kinoshita, and A. Nakagawa: "Study of Low side MOSFET Self Turn-on Phenomenon in Synchronous Bulk Converter by Spice Simulator," IPEC, pp. 965-970, 2005
- 8) T. Funaki: "Comparative study of self turn-on phenomenon in high-voltage Si and SiC power MOSFETs," IEICE ELEX, Vol. **10**, No. 21, p. 20130744, 2013
- 9) T. Funaki: "A study on the self turn-on phenomenon of power MOSFET induced by the turn-off operation of body diodes," IEICE ELEX, Vol. **11**, No. 13, p. 20140350, 2014

著者紹介

舟木 剛 (ふなき つよし)

1991年3月大阪大学工学部電気工学科卒業。
1993年3月同大学大学院工学研究科電気工学専攻博士前期課程修了。
1994年4月大阪大学助手。
2001年4月同大学講師。
2002年8月京都大学助教授。
2008年4月大阪大学教授となり現在に至る。
博士(工学)