2 抵抗モデルによる温度予測とその誤差要因に関する考察

西 剛伺*

Temperature Prediction with Two-Resistor Model and Consideration of The Cause of Its Prediction Error

Koji NISHI*

* 日本 AMD 株式会社エンベデッドセールス (〒100-0005 東京都千代田区丸の内 1-8-3 丸の内トラストタワー本館 10F)

* Embedded Sales, AMD Japan Ltd. (Marunouchi Trust Tower Main Building 10F, 1-8-3 Marunouchi, Chiyoda-ku, Tokyo 100-0005)

1. はじめに

2 抵抗モデルは CTM (Compact Thermal Model)¹⁾ の 1 つで、熱回路網や 3 次元熱流体シミュレーションツール内で使用することで、マイクロプロセッサを含む半導体のホットスポット温度 (以下、ジャンクション温度) を予測することができるものである。2 抵抗モデルは、その表現がシンプルで概念として分かり易く、電子機器の熱設計において広く使用されている。しかし、2 抵抗モデルは、JEDEC で規定された特定の環境^{3),4)} (以下、JEDEC 環境) において測定、もしくは同等の設定でシミュレーションを実施した結果から算出されるため、適用する実装環境によっては大きな温度予測誤差が生じてしまう^{2),5)} ことが知られている。また、近年では、CPU (Central Processing Unit) のマルチコア化、GPU (Graphics Processing Unit) や I/O (Input Output) を混載した SOC (System On a Chip) 化により、マイクロプロセッサのシリコンダイ回路面における発熱は同様であるとは言いが、2 抵抗モデルでは、シリコンダイ回路面における発熱を同様と仮定してその値が算出されることが多いのが現状である。そこで、本稿では、ノートブック型パーソナルコンピュータ (以下、PC) やタブレットデバイス向けのマイクロプロセッサ^{6),7)} に採用されている Fig. 1 に示すマイクロプロセッサパッケージをターゲットとして、放熱機構の種類およびマザーボードサイズといった実装環境、シリコンダイ回路面における発熱分布の違いによって、2 抵抗モデルの値がどのように変動し、温

度予測誤差につながるかを検証、考察する。

2. 2 抵抗モデルの定義と使用方法

本稿で対象とするマイクロプロセッサは、Fig. 1 に示すように、パッケージ上面中央に配置されたシリコンダイはモールドされておらず、その上面にサーマルグリースなどの TIM (Thermal Interface Material) を塗布して、放熱機構を装着する。また、BGA (Ball Grid Array) タイプのパッケージを採用しており、パッケージ底面にははんだボールが多数配置され、マザーボード上に実装される。マイクロプロセッサは、シリコンダイ底面近傍の回路面で発熱し、その熱はシリコンダイから放熱機構を介する経路 (以下、上方の伝熱経路) とサブストレートを介してマザーボードに至る経路 (以下、下方の伝熱経路) に分かれて流れる (Fig. 2)。

2 抵抗モデルは、ジャンクション-ケース間の熱抵抗 θ_{JcTop} およびジャンクション-ボード間の熱抵抗 θ_{JB} の組として定義される。 θ_{JcTop} 、 θ_{JB} は以下の式から求めることができる。

$$\theta_{JcTop} = \frac{T_J - T_{Ctop}}{\dot{Q}_{Upper}} \quad (1)$$

$$\theta_{JB} = \frac{T_J - T_B}{\dot{Q}_{Lower}} \quad (2)$$

ここで、 T_J は、シリコンダイ回路面のホットスポットの温度であり、いわゆるジャンクション温度である。 T_{Ctop} はパッケージ上面中心のケース温度であり、本稿で扱うマイクロプロセッサパッケージの場合、シリコンダイ上面中心

Fig. 1 Microprocessor package on motherboard

Fig. 2 Side view of the microprocessor system

Fig. 3 Temperature points for two-resistor model

の温度である。 T_B は、マイクロプロセッサパッケージ本体の長辺中間点から1 mm以内の点におけるボード温度である²⁾。本稿では、シリコンダイの発熱分布に偏りがあるケースも取り扱うため、各辺中心から0.5 mm離れたマザーボード上面4点の平均温度（以下、JEDEC）を T_B とする。なお、 T_B にはJEDECによる定義の他、慣習的に、マイクロプロセッサパッケージ真下のマザーボード底面中心の温度（以下、Bottom Center）を T_B とすることもあるが、本稿では、JEDECによる定義に焦点を当てて議論する。Fig. 3にこれらの温度点を示す。 $\dot{Q}_{Upper}$ 、 $\dot{Q}_{Lower}$ はそれぞれマイクロプロセッサの上方および下方の伝熱経路に流れる伝熱量である。

2抵抗モデルは、熱回路網もしくは3次元熱流体シミュレーションツールとともに使用できる。ここで、熱回路網とは、線形電気回路と部材の熱特性の類似性を利用して、電気回路網の理論の一部を熱に適用したものである。電気回路におけるオームの法則は、電気抵抗 R を直流電圧源 E に接続して電流 I が流れる際、以下の関係が成り立つ。

$$I = \frac{E}{R} \quad (3)$$

一方、熱回路の場合にも、熱抵抗 θ の部材に温度差 ΔT が生じているとき、そこに流れる伝熱量 $\dot{Q}$ との間に以下の関係が成り立つ。

$$\dot{Q} = \frac{\Delta T}{\theta} \quad (4)$$

つまり、伝熱量 $\dot{Q}$ は電流 I 、温度差 ΔT は電位差 E 、熱抵抗 θ は電気抵抗 R に対応する。キルヒホッフの法則も適用できるため、伝熱経路を複数の熱抵抗を接続して熱回路網として表現し、回路内での温度差を求めることで、目的温度を算出することができる。

2抵抗モデルを熱回路網で使用する場合には、Fig. 4 (a)に示すマイクロプロセッサパッケージ外部の伝熱経路の熱抵抗 θ_{CA} 、 θ_{BA} および周囲温度 $T_{Ambient-Upper}$ 、 $T_{Ambient-Lower}$ を入力し、以下の連立方程式を解いて、 T_J を求める。

$$T_J = (\theta_{JCtop} + \theta_{CA}) \cdot \dot{Q}_{Upper} + T_{Ambient-Upper} \\ = (\theta_{JB} + \theta_{BA}) \cdot \dot{Q}_{Lower} + T_{Ambient-Lower} \quad (5)$$

$$P = \dot{Q}_{Upper} + \dot{Q}_{Lower} \quad (6)$$

ここで、 P はマイクロプロセッサの発熱量である。一方、2抵抗モデルを3次元熱流体シミュレーションツールで使用する場合には、マイクロプロセッサパッケージ内部は熱回路網の場合と同じであるが、マイクロプロセッサパッケージの外形サイズと等しい直方体ブロックとしてモデル

(a) Thermal network with JEDEC two-resistor model

(b) Computational fluid dynamics simulation model of JEDEC two-resistor model

(c) One-dimensional thermal network of microprocessor package with average temperature nodes

Fig. 4 Thermal network construction

化し、Fig. 4 (b)に示すようにマイクロプロセッサパッケージ境界の側面は断熱、上面、底面は等温面として扱う。

3. 3次元熱伝導シミュレーションによる検証

まず最初に、実装環境の違いによって2抵抗モデルの θ_{JCtop} および θ_{JB} にどの程度影響があるか検証するため、Table 1に示すJEDEC環境とマイクロプロセッサが実際の電子機器筐体内で使用される環境（以下、実システム環境）について3次元熱伝導シミュレーションを実施する。実システム環境については、Fig. 5 (a)のファン付きヒートシンクを放熱機構として採用し、マザーボードサイズが150 mm × 150 mm × 1.6 mmであるモデルをベースケース (Heat Sink Base Case) として、Fig. 5 (b)および(c)に示した放熱機構に変更したモデル、マザーボードサイズを変更したモデル、マイクロプロセッサのシリコンダイ底面における発熱分布を変えたモデルによる複数のテストケースを用意した。議論を容易にするため、マイクロプロセッサには、実製品とは直接関係しない単純な構成、発熱分布を有するモデルを使用する (Table 2)。また、JEDEC環境以外のモデル領域および境界条件をTable 3に示す。発熱分布を変えたテストケースでは、シリコンダイ底面を2つの領域に分け、指定した割合で領域ごとに一様発熱するものとする (Fig. 6)。

Table 1. Simulation cases for two-resistor model investigation

Test Name	Test Cases	Cooling Solution	Motherboard Size	Heat Distribution
JEDEC Definition	—	Cold Plates	JEDEC Defined	Uniform
Heat Sink Base Case	—	Heat Sink Fan	150 mm × 150 mm	
Cooling Solution	RHE	RHE		
	Heat Spreader	Heat Spreader		
Motherboard	100 × 100	Heat Sink Fan	100 mm × 100 mm	
	200 × 200		200 mm × 200 mm	
	300 × 300		300 mm × 300 mm	
Heat Distribution	50%/50%		150 mm × 150 mm	50%/50%
	75%/25%			75%/25%

Fig. 5 Simulation models with different cooling solution**Table 2.** Dimension and thermal conductivity of generic microprocessor package model

Part	Dimension	Thermal Conductivity
Silicon Die	10 × 10 × 0.80 mm	120 W/mK
Flip Chip Bumps	10 × 10 × 0.10 mm	10 W/mK
Package Substrate	20 × 20 × 0.70 mm	30 W/mK (Horizontal) 1.0 W/mK (Vertical)
Solder Balls	20 × 20 × 0.40 mm	0.026 W/mK (Horizontal) 10 W/mK (Vertical)

50%/50%のテストケースでは高発熱エリア、低発熱エリアそれぞれに全体の50%ずつ発熱を与える。一方、75%/25%のテストケースでは高発熱エリアに全体の75%、低発熱エリアに全体の25%の発熱を与える。 T_J は、発熱分布を変えたテストケースでは高発熱エリア中心とする。それ以外の

Table 3. Construction and boundary conditions of simulation model

Cooling Solution	Heat Sink Fan	RHE	Heat Spreader
Cooling Solution (Upper Side Path)			
Dimension	50 × 50 × 5 mm	15 × 15 × 0.8 mm + 7 × 15 × 0.3 mm	100 × 100 × 0.8 mm
Thermal Conductivity	209 W/mK	398 W/mK	225 W/mK
Heat Transfer Coefficient	200 W/m ² K (Upper Only)	15,000 W/m ² K (Upper Only*)	6.5 W/m ² K (Upper) 3.25 W/m ² K (Lower)
Base Temperature	Room Ambient	Room Ambient + 35 deg C	Room Ambient
Motherboard (Lower Side Path)			
Dimension	100 × 100, 150 × 150, 200 × 200, 300 × 300 × 1.6 mm		
Thermal Conductivity	30 W/mK (Horizontal), 0.45 W/mK (Vertical)		
Heat Transfer Coefficient	4.5 W/m ² K (Upper) 2.25 W/m ² K (Lower)		
Base Temperature	Room Ambient		

* Applied to "Heat Pipe" area (7 × 15 mm) only.

Fig. 6 Top view of microprocessor package and non-uniform heat distribution

テストケースでは、シリコンダイ底面における発熱を一樣とし、 T_J はシリコンダイ底面中心の温度とする。

熱伝導シミュレーションの結果として得られた各テストケースの θ_{JTop} と θ_{JB} の分布をFig. 7に示す。マイクロプロセッサのシリコンダイ底面における発熱が一樣である場合、 θ_{JTop} は、JEDEC環境含め、テストケースによらずほぼ同じ値を採るが、 θ_{JB} は放熱機構やマザーボードサイズの違いにより変動することが分かる。特に、JEDEC環境における θ_{JB} は他のテストケースと比較してやや小さい値を採る。一方、発熱分布を変えたテストケースでは、発熱分布の偏りが大きくなるほど、 θ_{JTop} 、 θ_{JB} ともにJEDEC環境より大きな値を採ることが分かる。

続いて、 θ_{JTop} および θ_{JB} の値の変動について詳細に議論

Fig. 7 Two-resistor value comparison

するため、JEDEC 環境およびベースケースにおけるマイクロプロセッサパッケージを構成する個々の熱抵抗を比較することとした。Fig. 8 に JEDEC 環境における 2 抵抗モデルの熱抵抗値と JEDEC 環境およびベースケースにおけるマイクロプロセッサパッケージを構成する熱抵抗の内訳を示す。マイクロプロセッサパッケージを構成する個々の熱抵抗は、Fig. 4 (c) に示す平均温度をノードとするマイクロプロセッサパッケージの熱回路網^{8), 9)}を構成する熱抵抗である。本熱回路網は、熱の流れと温度差の関係をエネルギー保存則から導き直したものであり、各部材における温度上昇要因を個々の熱抵抗として表現することができる。以下、マイクロプロセッサパッケージを構成する熱抵抗について説明する。

マイクロプロセッサは、シリコンダイ底面の回路面で発熱する。一様発熱の場合を含め、シリコンダイの温度は厳密には一様ではなく、ある程度の温度勾配がある。それを表すのがシリコンダイにおける局所熱抵抗 $\theta_{Die-local}$ であり、以下の式で定義される。

$$\theta_{Die-local} = \frac{T_J - \bar{T}_{Die-bottom}}{P} \quad (7)$$

ここで、 $\bar{T}_{Die-bottom}$ はシリコンダイ底面の平均温度である。Fig. 8 に示す通り、 $\theta_{Die-local}$ はテストケースによって値が変動する。上方の伝熱経路に関しては、熱はシリコンダイ底面 ($\bar{T}_{Die-bottom}$) からシリコンダイ (θ_{Die}) を介してシリコンダイ上面 ($\bar{T}_{Die-top}$) に至る。そのため、上方の伝熱経路に属するマイクロプロセッサパッケージの総抵抗は $\theta_{Die-local}$ と θ_{Die} の和である。 θ_{Die} は以下の式から求めることができる。

$$\theta_{material} = \frac{l}{k_{material} A} \quad (8)$$

ここで、 l は部材の厚み、 $k_{material}$ は部材の熱伝導率、 A は部材の断面積である。これらの値は伝熱経路の構成とは関係なく、その部材の寸法および熱伝導率のみで一意に定まる。そのため、上方の伝熱経路に属するマイクロプロセッサパッケージの総熱抵抗は $\theta_{Die-local}$ によって変動することになる。一方、 θ_{JCtop} は θ_{Die} に近い値を採っている。つまり、 θ_{JCtop} は $\theta_{Die-local}$ の分だけ実際より熱抵抗値を小さく見積っていることになる。

下方の伝熱経路に関しては、シリコンダイ底面 ($\bar{T}_{Die-bottom}$)

Fig. 8 Thermal resistance composition along upper and lower heat transfer paths

からフリップチップバンパ (θ_{FCBump}) を通った後、パッケージサブストレータがフリップチップバンパ層より大きいいため、そこで熱が拡がる際に温度差が生じる。その温度差を表す熱抵抗が拡大熱抵抗 ($\theta_{Pkg-spreading}$) である。拡大熱抵抗は、以下の式で定義される。

$$\theta_{Pkg-spreading} = \frac{\bar{T}_{FCBump-bottom} - \bar{T}_{Pkg-top}}{\dot{Q}_{Lower}} \quad (9)$$

ここで、 $\bar{T}_{FCBump-bottom}$ はフリップチップバンパ層底面の平均温度、 $\bar{T}_{Pkg-top}$ はパッケージサブストレータ上面の平均温度である。その後、熱ははんだボールを含むパッケージ本体 (θ_{Pkg}) を介して、はんだボール層底面 ($\bar{T}_{Ball-bottom}$) に至る。つまり、下方の伝熱経路に属するマイクロプロセッサパッケージの総熱抵抗は $\theta_{Die-local}$ 、 θ_{FCBump} 、 $\theta_{Pkg-spreading}$ 、 θ_{Pkg} の和である。 θ_{FCBump} および θ_{Pkg} (に含まれるパッケージサブストレータおよびはんだボール層の熱抵抗) は、式 (8) から求めることができ、その部材の寸法および熱伝導率のみで一意に定まる。一方、 $\theta_{Die-local}$ および $\theta_{Pkg-spreading}$ は Fig. 8 に示す通り、テストケースによって僅かではあるが値が変動する。また、JEDEC 環境で得られた θ_{JB} は、下方の伝熱経路に属するマイクロプロセッサパッケージの総熱抵抗よりも大きい値を採る。

上記に加えて、2 抵抗モデルを 3 次元熱流体シミュレーションツールに適用する場合、マイクロプロセッサパッケージの上面および底面における温度分布を一様として扱うため、それぞれの伝熱経路の下流において熱の流れを適切に表現できず、さらに温度予測誤差が大きくなる。

4. 2 抵抗モデルに関する考察

マイクロプロセッサのシリコンダイ底面における発熱分布が一様である場合、 θ_{JCtop} は放熱機構、マザーボードサイズの違いによらず、ほぼ一定であり、式 (8) で示される熱抵抗値に近い値を採る。一方、発熱分布が一様でない場合、 θ_{JCtop} は一様発熱の場合と比べて大きな値を採ることが分かった。 θ_{JCtop} は特定の 2 点間で定義される熱抵抗であり、式 (1) の分子の温度差はその 2 点間に流れる局所的な熱流束によって決まるのに対して、分母にはその伝熱経路に流れる総伝熱量を用いている。そのため、2 点間に流れ

る局所的な熱流束が変化すると、分母、分子のバランスが崩れ、値が変動する。つまり、一様発熱の場合には、熱流束もほぼ一様であるため、 $\theta_{J\text{Ctop}}$ はシリコンダイの熱抵抗値に近いほぼ一定の値を採るが、発熱分布が一様でない場合には、大きく異なる値を採る可能性があり、注意が必要である。一例を示すと、マイクロプロセッサが 20 W 発熱時、75%/25% のテストケースでは上方の伝熱経路に約 17.7 W の熱が流れる。このとき JEDEC 環境やベースケースにおける $\theta_{J\text{Ctop}}$ 値を 75%/25% のテストケースに用いると、10°C 程度 T_J を低く見積もってしまうことになる。

θ_{JB} は、放熱機構、マザーボードサイズ、発熱分布の違いのいずれが変化しても値が変動する。そのため、JEDEC 環境で取得した θ_{JB} 値をそれ以外の環境における温度予測に用いると予測誤差を生じる可能性がある。また、 θ_{JB} は下方の伝熱経路に属するマイクロプロセッサパッケージの総抵抗より大きな値を採る。これは T_B がパッケージ底面温度ではなく、マザーボード表面の特定点を T_B としているため、マザーボードにおける拡大熱抵抗や部材の熱抵抗の一部を取り込んでしまっているためであると考えられる。また、 θ_{JB} についても $\theta_{J\text{Ctop}}$ と同様に式 (2) の分子、分母のバランスによって値が変動する。その傾向は発熱分布の偏りが大きいほど顕著である。

$\theta_{J\text{Ctop}}$ と θ_{JB} が変動する場合、同様に T_{Ctop} と環境温度、 T_B と環境温度の間に存在する熱抵抗も変動するため、異なる条件から得られた熱抵抗を組み合わせで温度を予測すると、さらに大きな予測誤差を生じる可能性がある。この問題は 2 抵抗モデルに限らず、特定点をノードとして構成する従来の 1 次元の熱回路網に共通して存在するものであり、注意が必要である。

5. 結 言

本稿では、ノートブック型 PC およびタブレットデバイスで採用されるマイクロプロセッサを対象として、3 次元熱伝導シミュレーションの結果から伝熱経路各部における熱抵抗値を求め、伝熱経路の構成の違いによる 2 抵抗モデルの値の変動と誤差要因について考察した。得られた知見は以下の通りである。

- 2 抵抗モデルでは、熱の流れを 1 次元的に扱っているが、熱抵抗値を固定値として扱っており、JEDEC 環境で取得した熱抵抗値をそれ以外の環境に適用して温度予測を実施すると誤差を生じる。
- シリコンダイにおける発熱が一様の場合、放熱機構、マザーボードサイズといった実装環境によらず、 $\theta_{J\text{Ctop}}$ は JEDEC 環境とほぼ同じ値を採り、その値はシリコンダイの熱抵抗に近い。
- シリコンダイにおける発熱が一様でない場合、 $\theta_{J\text{Ctop}}$ は一様発熱である JEDEC 環境に比べて大きな値を採る。その

値は発熱分布の偏りが大きくなるほど大きくなる。

- θ_{JB} は放熱機構、マザーボードサイズ、シリコンダイにおける発熱分布のいずれが変化しても値が変動する。また、 θ_{JB} は下方の伝熱経路に属するマイクロプロセッサパッケージの総抵抗より大きな値を採る。これは T_B がパッケージ底面温度ではなく、マザーボード表面の特定点を T_B としているため、マザーボードにおける拡大熱抵抗や部材の熱抵抗の一部を取り込んでしまっているためであると考えられる。また、発熱分布を変えたテストケースでは、発熱分布の偏りが大きくなるほど、 θ_{JB} は大きな値を採る。

(2015.1.20- 受理)

文 献

- 1) JEDEC Standard: "Compact Thermal Model Overview," JESD15-1, JEDEC Solid State Technology Association, 2008
- 2) JEDEC Standard: "Two-Resistor Compact Thermal Model Guideline," JESD15-3, JEDEC Solid State Technology Association, 2008
- 3) JEDEC Standard: "Integrated Circuit Thermal Test Method Environmental Conditions – Junction-to-Board," JESD51-8, Electronic Industries Alliance and JEDEC Solid State Technology Association, 1999
- 4) JEDEC Standard: "Guidelines for Reporting and Using Electronic Package Thermal Information," JESD51-12, JEDEC Solid State Technology Association, 2005
- 5) "半導体製品におけるパッケージ熱特性ガイドライン," JEITA EDR-7336, 電子情報技術産業協会技術レポート, 2010
- 6) "The worlds first combination of low-power CPU and advanced GPU intergrated into a single embedded device," Product Brief: AMD Embedded G-Series APU Platform, Publication # 49282, 2013
- 7) Family 16 h Models 00h-0Fh AMD A-Series Mobile Accelerated Processor Product Data Sheet, Publication # 52169, Rev 3.03, 2014
- 8) K. Nishi, T. Hatakeyama, and M. Ishizuka: "Steady and Transient Heat Transfer Analysis of The Microprocessor System Using One-Dimensional Thermal Network," InterPACK2013, IPACK2013-73052, 2013
- 9) 西 剛伺, 畠山友行, 中川慎二, 石塚 勝: "半導体パッケージ向け 2 抵抗モデルに関する考察," E124, 日本伝熱シンポジウム 2014, 2014

著者紹介

西 剛伺 (にし こうじ)

1998 年早稲田大学理工学部卒業。2000 年 3 月同大学大学院理工学研究科修士課程修了。他の半導体メーカーを経て 2005 年日本 AMD 株式会社入社。現在、組み込み向けマイクロプロセッサ製品の技術サポートを担当。