エレクトロニクス実装学会誌
Online ISSN : 1884-121X
Print ISSN : 1343-9677
特集/2.1D,2.5D実装の最新技術動向
2.1D, 2.5D IC集積の最新技術動向
宇都宮 久修
著者情報
ジャーナル フリー

2015 年 18 巻 3 号 p. 137-142

詳細
抄録

マイクロエレクトロニクス業界では「ムーアの法則」が継続して開発されておりプロセスノードは20 nmから16 nmあるいは14 nmに進展しつつある。他方,エレクトロニクスシステムは高メモリバンド幅と低レイテンシでの高速信号処理と高速信号伝送のために半導体チップの近接配置の集積技術が研究開発されている。加えて,システムインパッケージ(SiP: System in Package)では高メモリバンド幅と配線長の短縮をシステムオンチップ(SoC: System on Chip)解決策よりも低コストで,かつ速いタイムツーマーケットで実現することが要求されている。この解決策として,4種類のパッケージ構造が検討されており,従来からの2次元集積のさらなる超高密度配線化(2D IC集積),薄膜法と従来の有機樹脂パッケージをラミネートなどで一体形成した2.1次元集積(2.1D IC集積),超高密度配線を持つインターポーザと従来の有機樹脂パッケージを積層した2.5次元集積(2.5D IC集積),および半導体デバイス同士を積層し,シリコン貫通ビア(TSV)で接続した3次元集積(3D IC集積)が開発されている。これらはパッケージ構造に関係なく,信号処理を行うプロセッサと外部のL3キャッシュメモリ間のバス幅拡大によるデータレートの増加に対応するため,従来の半導体パッケージよりも高密度な相互接続が求められている。これらの要求は,2007年以降急速に成長したスマートフォンに代表されるモバイル電子機器のみならず,モバイルデータトラフィックの処理を行うサーバーなどの高性能コンピューティング機器の両方が牽引している。
2D IC集積では,従来からの有機樹脂サブストレートの回路微細化が製造限界に近づき,高メモリバンド幅を提供するために2016年以降に登場するWide I/OメモリやHBM (High Bandwidth Memory)の接続端子ピッチの40 μmに対応できなくなったため,薄膜法の有機樹脂やガラス,およびシリコンを用いたインターポーザで接続スケーリングを実現するアプローチが国内外で研究開発されている。本稿では最新の2.1Dおよび2.5D IC集積技術の開発の背景と開発動向,各アプローチの利点と欠点を明確にし,市場への適応のための解決策課題を紹介する。

著者関連情報
© 2015 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top