高速伝送対応基板の最新動向

田中 顕裕*, 野崎 孝英*, 本木 浩之*, 池田 聡*, 中西 秀行*

Latest Trend of PCB for High-Speed Signal Transmission

Akihiro TANAKA*, Takahide NOZAKI*, Hiroyuki MOTOKI*, Satoshi IKEDA*, and Hideyuki NAKANISHI*

*RITA エレクトロニクス株式会社 (〒 461-0004 愛知県名古屋市中区葵 3-15-31 千種ニュータワービル 14 階)

*RITA Electronics, Ltd. (Chikusa New Tower Building 14F, Aoi 3-15-31, Higashi-ku, Nagoya, Aichi 461-0004)

1. はじめに

半導体デバイス間の信号の入出力は高速化しており、速度や伝送距離によっては光配線が必要といわれている¹⁾。一方で従来の銅配線による高速伝送対応が進んでおり、年々進化している状況にある。図1はプリント配線板における高速シリアル伝送の部位と高速化のトレンドを表した

図1. 高速シリアル伝送の部位とトレンド

ものである。差動伝送では 28 Gbps, シングルエンド伝送では 12 Gbps が実用化されはじめている。このような高速な信号入出力のある半導体デバイスを適切に機能させ、図2に示すような伝送波形やリターンロスの仕様に合致させるためには、信号の送り側 (Tx) と受け側 (Rx) との間の基板配線、コネクタ、ケーブル等で構成される伝送線路のインピーダンス制御が必要である。基板配線が長く、伝送損失が大きくなる場合には、プリント配線板の材質として通常よりも低損失なものを選択することもある。基板配線だけでなく、これに関連する平行平板共振に起因する透過特性の劣化が生じることがあるため、伝送モードができるだけ変化しないような伝送線路設計を行うと共に、平行平板共振が起こらないようなプレーンの設計を行う。特にリターンロスの仕様合致に関しては、特性インピーダンスに関する TDR (Time Domain Reflectometry; 時間領域反射) プロファイルを指標としたパターン設計が重要となる。本稿では以上の最新動向を解説する。

2. プリント配線板の材質

高速な電気信号が導体を伝搬する際、導体損と誘電損からなる伝送損失が生じ、高周波成分ほど減衰する^{2),3)}。誘電損はガラスエポキシの比誘電率 (ϵ_r)。本稿では Dk と記す)

図2. 高速シリアル伝送の基本構成と規格

や誘電正接 ($\tan \delta$ 。本稿では D_f と記す) の関数であり、これらが小さいほど伝送損失は小さくなる。図3は差動インピーダンス 100 Ω 系で測定したオッドモードの透過特性 S_{dd21} である。0 dB は 100% 伝搬することを示す。テスト基板の配線長は 180 mm で、このうち 30 mm は外層配線として、残り 150 mm を結合線路として外層または内層に配置した。この図に表記した D_k や D_f は材料メーカによる 1 GHz における公称値であり、これらが小さいほど損失が小さいことが分かる。

伝送波形のシミュレーションを行うには、プリント配線板については信号配線の断面寸法と長さ、および D_k や D_f をシミュレーションソフトに入力して周波数特性を求めることになる。図4は絶縁層の材質が一般 FR-4 で、長さ 100 mm の外層配線について、実測とシミュレーションで求めた S_{dd21} を比較したものである。シミュレーションの方が損失が小さいことが分かる。これを補正するために例えば

図3. オッドモード伝送の透過特性 (S_{dd21}) の実測例

図4. S_{dd21} の実測とシミュレーションの比較

D_f について材料メーカ公称値よりも大きい値を用いることで損失量がほぼ実際と合うようにした結果を併記した。伝送損失のシミュレーションの高精度化は波形シミュレーションの精度向上のため必須であり、プリント配線板メーカの方で材質毎にシミュレーションソフトに応じた補正值を見出す必要がある。

3. 伝送線路全体の特性インピーダンス制御とリファレンスプレーン設計

プリント配線板の材質について、絶縁層として低損失・低誘電率な材料を用いたり、導体として表面粗さの小さい銅はくを用いることによって伝送損失の低減を図っても、基板配線に含まれるビアやパッドなど局所的な部位でインピーダンスの不連続点があると信号の高周波成分が反射するため、高速な信号伝送を実現するには伝送経路全体の特性インピーダンス制御が必要となる。

ビアのうち、スルーホールについては、信号用の近傍にグラウンド用を設け、これらの位置や穴径、内層のリファレンスプレーンにおける信号スルーホールに対するクリアランスホールの径を調整することによって TDR 観測上の特性インピーダンスを配線と同じにすることができる⁴⁾。この方法は、10 Gbps 程度の信号伝送の品質確保には有効であるが、スタブとよばれる信号経路ではない余分な導体がある構造では、スタブ長により 4 分の 1 波長共振が生じる周波数を極大とする伝送損失の劣化が生じる (図5)。さらなる高速伝送ではスルーホールのスタブ構造に注意が必要である。図6は見かけ上の特性インピーダンスを差動 100 Ω にコントロールしたスルーホールを含む 100 mm 長の差動配線について、14 Gbps または 28 Gbps の信号を伝搬させた場合のシミュレーション結果である。スタブがない構造に対する波形を基準にして、14 Gbps 伝送ではスタブありの構造でも波形劣化は少ない。しかし 28 Gbps になると波形が歪むため対策が必要となる。スタブが問題であるとした場合、これを機械的に除去する加工を施す方法がある。この加工を施した差動インピーダンスが 100 Ω のビア

図5. 特性インピーダンス制御スルーホールを含む差動配線の S_{dd21}

図6. 特性インピーダンス制御スルーホールの構造と長さ 100 mm の配線経由後の波形

を含む場合、スタブがあるものと比較して波形が改善されていることが分かる。高速伝送を実現するうえでの選択肢となる。

パッドは一般に信号配線よりも太く容量性となるため、インピーダンス不連続点となり、信号の高周波成分が反射する。これを抑制する手段として、図7に示すようにパッド部の内層のべたプレーンに部分的に抜きを設けることによって寄生容量を少なくしてTDR観測上の特性インピーダンスを配線と同じにして伝送特性を改善する方法がある。

なお、ビアとパッドの設計を最適化して、伝送経路全体の特性インピーダンスを制御しても、図8に示すような伝送損失の劣化が生じる場合がある。これは、プリント配線板の外層から内層への信号伝搬にともない伝送モードが変化し、プレーン同士の短絡点を節とする共振が生じる周波数ではノイズとなり、その周波数の信号が伝搬し難くなった結果と考えられる。したがって、プリント配線板で高速な信号伝送を実現するためには、伝送経路全体の特性インピーダンスを制御だけでなく、プレーン共振の抑制も重要である。この手法としては、プレーン同士の短絡点間の距離を短くするビアを設ける方法や、プレーン間の絶縁層厚みを薄くする方法などがある。

以上のビアとパッドに対する特性インピーダンス制御の実例として、FPGA[†] - SFP+ 光トランシーバ[†]間の 14 Gbps 伝送について適用した例を図9に示す。最適化前の状態では、BGA 実装部におけるスルーホールのスタブと、光トランシーバ実装部位でのパッドの寄生容量によって、これら箇所特性インピーダンスの低下がみられる。Sdd21 のディップはスタブ長に対応したものである。これに対し

図7. 部品実装用パッドの特性インピーダンス制御と Sdd21

図8. ストリップライン上下のグラウンドプレーン設計と Sdd21

て、BGA 実装部のスルーホールからの配線引き出しについてスタブが短くなるような配線層を選択し、光トランシーバ実装用パッドの内層のリファレンスプレーンに抜きを設けることによって、これら箇所特性インピーダンスをほぼ配線と同じにでき、Sdd21 は改善され、アイパターンも良好になる。

パターン設計段階においてビアやパッドの特性を求めるには、高精度な電磁界シミュレーションソフトウェアの適用が必要である。この運用の前に、実測とシミュレーションの差異を実験的に確認して、適用可能な範囲を明確にし

ておく。

10 Gbps クラスの高速シリアル伝送では、半導体デバイス間の伝送線路による損失を補正する手段として、送信側出力部でのプリエンファシスや、受信側入力部でのリニアイコライザや判定帰還型イコライザ (DFE) などがある⁵⁾。これら機能を活用することで、プリント配線板の材質として特殊なものを用いるの必要がなくなり、もって低コスト化が可能になる。この半導体デバイスの補正機能に関してもシミュレーションで試すことができる⁴⁾。図 10 は半導体が出力する 14 Gbps 信号を基板配線とコネクタ、同軸ケーブル

図 9. 伝送経路の最適化による 14 Gbps 信号波形の改善例

図 10. 14 Gbps 信号波形の実測とシミュレーションの比較

図 11. リターンロスと TDR プロファイルとの関係 (3G SDI の場合)

ルを経由して $50\ \Omega$ 系のサンプリグオシロで受けた場合のシミュレーションと実測の比較である。出力におけるブリエンファシスの有無を反映したアイパターンとなっており、これは実測とも良く対応していることがわかる。

4. リターンロス仕様対応

高速シリアル伝送では、伝送波形の時間や電圧の仕様（アイマスク）だけでなく、リターンロスの上限が定められている規格がある。シリアル・デジタル・インタフェース (SDI) が代表例である。

このリターンロス仕様合致の手法は、規格毎に定められたインピーダンスを基準に、伝送経路の TDR プロファイルにおいて特性インピーダンスが高くなる（誘導性）部位がある場合は、それに続く箇所には低くなる（容量性）部位を設け、これらが繰り返すような設計を行うことである。この TDR プロファイルは、リターンロスの仕様で定められた上限の周波数に対応した立ち上がり時間を採用することによって、基準となるインピーダンスからの誘導性、容量性のバランスが適切であるかを判断しやすくなる。

図 11 は 3G SDI の例であり、シングルエンド $75\ \Omega$ 系である。SDI インタフェースで一般的な BNC コネクタについては、あらかじめネットワークアナライザーで反射特性を実測し、これから TDR プロファイルを求めておく。パターン設計においては、BNC コネクタ内における誘導性の部位

を補償するよう、コネクタの信号リード線のプリント配線板への実装部において、内層のリファレンスプレーンのクリアランスホールの径を調整することで容量性になるようにする。クリアランスホール径が比較的小さい A の場合は、TDR プロファイルより容量性が過多であり、結果としてリターンロスは 3G SDI の仕様をオーバーしている。最適にした場合の B では TDR プロファイルは概ね $75\ \Omega$ となっており、この結果としてリターンロスは仕様に合致するようになることがわかる。

プリント配線板の設計段階でこの TDR プロファイルを指標としたリターンロス仕様への合致を目指す場合、コネクタについては現品を入手してネットワークアナライザーを用いて特性を実測し、プリント配線板に関してはコネクタから半導体デバイス間のパターン設計データを作成して高精度な電磁界ソフトウェアで解き、これらを回路シミュレーターで結合して TDR プロファイルを求めるといった手法が必要である。

5. まとめ

高速伝送対応基板の最新動向として、高速シリアル伝送をとりあげ、その伝送波形やリターンロスの仕様合致のための手法を解説した。この設計の流れを示したのが図 12 である。信号の送信側出力部から受信側入力部までの伝送線路全体を対象として、パターン設計データをもとにした部

図 12. 高速シリアル伝送対応パターン設計の流れ

分的な電磁界シミュレーションや、部品に対する実測によって特性を求める。基板配線についてはシミュレーションソフトのモデルを用い、あらかじめ実測との差異を把握しておき入力パラメータで補正する。このようにして求めた特性を回路シミュレーションで結合して、TDR プロファイル、リターンロス、伝送信号のシミュレーションを行い、仕様に合致しているかを確認する。伝送信号については半導体の補正機能を活用したシミュレーションを行う。仕様に対して不合致の場合は、まずパターン設計を見直し、次いでプリント配線板の材質の変更を検討する。場合によっては部品の再選定が必要となる。このような手法によって、高速シリアル伝送に対応したプリント配線板を効率よく開発できるようになる。

(2015.6.25-受理)

文 献

- 1) 三上 修：“光電気実装技術の変遷と将来展望,” 信学論(C), Vol. **J92-C**, No. 8, pp. 404-411, 2009
- 2) 豊田英弘, 西村信二, 金井久亮, 工藤 整, 田中治光：“10 Gbit/s 高周波信号伝送に適したプリント配線板構造と特性評価,” 信学論(C), Vol. **J87-C**, No. 11, pp. 847-856, 2004
- 3) 田中顕裕：“高速差動伝送に対応したプリント配線板パターン設計の実際,” エレクトロニクス実装学会誌, Vol. **8**, No. 4, pp. 271-276, 2005
- 4) 中西秀行：“差動伝送路の設計と信号品質,” エレクトロニクス実装学会誌, Vol. **16**, No. 3, pp. 181-186, 2013
- 5) 山口晃一：“10 Gbit/s クラスの高速信号伝送を実現する波形成形回路の動作原理と最新動向,” 信学論(C), Vol. **J95-C**, No. 5, pp. 93-100, 2012

† 用語解説

FPGA：Field Programmable Gate Array の略。プログラミングすることができる LSI のこと。幅広い用途での使用が想定されており、特にハイエンド品では高速メモリ DDR4-SDRAM や高速シリアル 28 Gbps など、最新の高速インタフェースに対応する機能を有していることが多い。

SFP+ 光トランシーバ：MSA (Multi Source Agreements) によって規定された SFP+ (Small Form-factor Pluggable+) という形状の、電気信号と光信号を相互変換し送受信するための光トランシーバ。プリント配線板上のコネクタを介し、高速差動信号の入出力機能を有する LSI と電気的に接続される。この伝送速度として 14 Gbps のものがある。

著者紹介

田中顕裕 (たなか あきひろ)

RITA エレクトロニクス (株) (2014 年 4 月, アイカ工業 (株) のプリント配線板事業一式を継承して発足したプリント配線板メーカー) 執行役員。プリント配線板の高速信号伝送・ノイズ対策を中心とした新商品開発とマーケティングに従事。

野崎孝英 (のざき たかひで)

RITA エレクトロニクス (株) にてプリント配線板の高速信号伝送・ノイズ対策を中心とした新商品開発とコンサルティングに従事。

本木浩之 (もとき ひろゆき)

RITA エレクトロニクス (株) にてプリント配線板の高速信号伝送・ノイズ対策を中心とした新商品開発とコンサルティングに従事。iNARTE 認定 EMC エンジニア。

池田 聡 (いけだ さとし)

RITA エレクトロニクス (株) にてプリント配線板の高速信号伝送・ノイズ対策を中心とした新商品のマーケティングに従事。iNARTE 認定 EMC エンジニア。

中西秀行 (なかにし ひでゆき)

RITA エレクトロニクス (株) にてプリント配線板の高速信号伝送・ノイズ対策を中心とした新商品開発とコンサルティングに従事。