VLSIとハイブリッドIC

——その課題と対策——

清水 英治*

1. 半導体ICとハイブリッドIC

Fig. 1にICの分類を示したが、半導体IC、ハイブリッドICいずれもシステムないし回路の高機能化に伴う小形化への要請に対して考えられた高密度化の手法であることは周知である。

エレクトロニクス分野でのデジタル化の進展につれて、この両者における高密度化も著しい発展がみられる。

まず、半導体ICであるが、現在のところ結晶技術と不純物制御技術を基盤として平面（2-Dimensional）上での微細化が図られている。Fig. 2はMOS ICにおける微細化の変遷をプロセスとの対比で示したものである。

半導体ICでは高密度化の尺度である集積度についてはムーアの法則、すなわち、「1個のチップに集積される素子数は年率2倍で増加する」に沿った形で実現されているが、そのためにプロセス上での大幅な改良開発が行われていることがよく分る。今後さらに進展する微細化（サブミクロン領域）に対応して種々の斬新的な試みが

Fig. 1 Classification of IC

ためされており、また高密度化に対しては従来のScalingのみならず積み重ね手法（3-Dimensional Approach）も研究されている。

一方、ハイブリッドICにおける高密度化の進展も著しいが、ハイブリッドICの場合は上に述べた半導体ICの高

Fig. 2 Progress in Memory Device & Process Technology (NEC, Tech. Journal, Vol.37 No.8/'84)

* Eiji Shimizu/日本電気

Hybrid IC TECH

Fig. 3 Concept of HIC Technology

Fig. 4 Changes in Ratio of Active Devices constituting of HICS (NEC, Q'ty. Base)

Fig. 5 Changes in Ratio of Multilayer substrates constituting of HICS (NEC, Products Base)

$$\text{Density} = \frac{\text{NO. OF (Semiconductor elements}^* + C + R)}{\text{Substrate Area [cm}^2\text{]}}$$

* IC is converted to Transistor's

Fig. 6 Changes in Device Density of HICS (NEC)

集積度化とのかかわり合いが非常に強い。

ハイブリッドICはその構成上Fig. 3に示すように

膜基板形成技術 + 部品実装技術

で成り立っているデバイスであるから高密度化、小形化へのアプローチにも2面性がある。すなわち、上記両技術面からのアプローチである。以下2、3の例を示す。

Fig. 4はハイブリッドICに内蔵されている半導体ICの変遷例、Fig. 5はその結果生じた膜基板の多層化比率推移、

Fig. 6は同様にその結果によるハイブリッドICの密度(集積度)の変化例である(資料はいずれも当社例)。

Fig. 4~Fig. 6からハイブリッドICの高密度化に対して一つの傾向が伺える。すなわち、

- ハイブリッドICの実装部品の中で半導体ICのウェイトが大きくなっていく。
- 半導体ICもLSI, VLSIへと変化していく。
- VLSIの実装に伴い基板は多層化が不可欠になる。

ってくる。

- iV) 密度の上昇は使用される半導体によるところが大きい。

このようにVLSIは今後ハイブリッドICと密接な関係をもってくることが分ったが、ハイブリッド技術面ではいまだ課題は多い。

2. VLSIと膜基板技術

まずVLSIレベルのICを複数個内蔵したハイブリッドICを作る場合に問題になるのは、複雑な配線処理する膜基板形成技術であろう。一般的に、限られた大きさの中でハイブリッドICを実現するには、

- ・配線の微細化
- ・配線の立体化（多層化）

が必要になってくるが、一方では信号伝達速度の確保の点から

- ・配線の低抵抗化
- ・配線間寄生容量の極小化

が要求されてくる。この両者は大体において相反する立場にあり、材料をも含めたプロセスの改良開発が今後必要である。

Tab. 1にセラミック基板を使用した場合の配線の微細化状況につき実用レベル、実験室レベルを示したが、配線の微細化は後述の実装方法との関連で今後要求が厳しくなっていくであろう。

Tab. 1 Min. Pattern size of Wiring in HIC substrate

[μm]

	Practical Level	Laboratory Level
Thick Film	200	25
Thin Film	30	5

Tab. 2 An Example of Pin No. of LSI

Kinds of LSI	Pin No.
μ -Processor	28~ 40
I/O Interface	20~ 40
Memory	12~ 40
Gate Array	28~2008

次に、基板の多層化であるが、ハイブリッドICに実装される半導体ICの規模、種類および個数により端子間接続の組合せは複雑さを増し、基板層数の増加は避けられない。

Tab. 2は現在実用化されているLSIないしVLSIの機種別Pin数の例である。ハイブリッドICはこれらICの組合せで構成されることを考えると基板としては、ゲートアレイで行われているPGA (Pin-Grid-Array) の規模より遙かに複雑になってくるであろうことは想像がつく。

ハイブリッドICのセラミック基板の場合、グリーンシート法による多層化が一般的であるが、現在の実用レベルは10層位ではなかろうか。さらに高多層基板の実例や配線のみならず抵抗体も同時形成している実例も報告されているが、上述の傾向からみて将来的にも必要な技術開発である。

VLSI 搭載に対する多層化での問題点の一つは、現在一般的に使用されている配線材料 (WやMo) の抵抗性であろう。高速化が進んでいるコンピュータ用などには限界があり、これに代る配線手段の開発が必要になってきている。

多層化における他の問題点としては、製造例における基板品質の確保がある。品質保証の一手段として検査が行われるが、現在最も一般的に行われているのは

- ・目視による外観検査
- ・電気的通電検査

である。ハイブリッドIC用基板はプリント板に比し小形のため前者では見落とし、後者では電気的接触不具合の発生頻度をいかに低くしていくかが問題であろう。また後者の場合、通常はプローバによる直接接合法がとられるか、少量多品種かつ短寿命のハイブリッドICに対し高精度を要するプローバの共通化をいかに図るかも現実的な課題であろう。

厚膜多層基板を使用したハイブリッドICの例をFig. 7およびFig. 8に示す。Fig. 7はLSIとしてゲート・アレイ1個、他にMSI、SSIを数個搭載した3層基板を使用し、Fig. 8は表面にLSIとして1チップマイコン、RAM、LCDドライバ、の3チップとSSIを1チップ、裏面にトランジスタアレイを数チップ搭載したハイブリッドICであるが、使用されている基板は7層である。これらの例からも分るように、LSIレベルでもIC使用数の増加によって配線基板の層数増加が大きく変っている。VLSIレベルになるとICの組み合わせいかなでは膨大な層数が必要となるであろうことは容易に推測がつく。

Fig. 7 Large Scale HIC with 3 Fold-Layered Substrate

Fig. 8 Large Scale HIC with 7 Fold-Layered Substrate

3. VLSIと実装技術

このテーマについては、経済性と信頼性の二面をよく検討せねばならない。周知のごとく、ハイブリッドICに使用される半導体素子の形態にはパッケージ品と裸のチップの2通りがあり、それぞれ実装プロセスは異なっている。

まず、パッケージ品を使用した場合であるが、メリットとしては半導体素子自体についての歩留りおよび品質が保証されることであろう。一方、デメリットとしては実装面積が増大するためにハイブリッドICとして小形化に難があること、その結果基板面積が大きくなり基板コストの上昇を招くことおよび放熱効果が悪くなりがちなこと等である。このデメリット対策として半導体パッケージの小形化（フィルムキャリア、チップキャリア等）が行われているが、高速デバイスに対する放熱性（例えば、現時点のLSIでECLゲートアレイでは10Wレベルのものがある）はVLSIになるほどさらに検討が必要であろう。しかしながら、ハイブリッドICのコストの中で半導体の占める割合が増加していくことを考えると、製造において半導体素子の歩留り、品質の安定性および互換性のあるこの実装法は高密度ハイブリッドICの主流の一つであろう。Fig. 9は、マイコン、EPROM等のLSIをセラミックチップキャリアパッケージで搭載した例である。

Fig. 9 Large Scale HIC by Packaged LSI

次に、VLSIを裸のチップ状態で使用する場合には、半導体素子そのものの性質を従来以上によく理解したうえで製品化に着手する必要がある。Fig. 1に示したごとくVLSIでは、集積度の向上に伴って内部素子のサイズが小さくなり、それに伴い接合の深さも浅くなっているためICそのものが外部要因（環境）に対し極めてセンシティブになってきている。したがって現在LSIを取り扱っている技術レベルの感覚で対処しようとすれば、問題が出ることは充分考えられる。

ここで、従来のLSIレベルの素子を使用した経験をもとにして、VLSIを裸のチップ状態で使用するときの問題点を2、3述べてみるが、本件については実績に乏しいため誤りがあるかも知れない。その節はぜひご指摘いただければ幸いである。

i) 不純物対策

実装プロセス中で問題になる不純物としては樹脂中に含まれる不純物がある。チップマウント（ダイボンディング）をソフト溶ダで行う場合のペースト中に含まれる不純物、モールド樹脂封止型の場合のチップ保護コート材および外装樹脂材に含まれる不純物等である。

不純物としては Na^+ 、 Cl^- が重要で、これら不純物は長期間の製品品質即ち信頼性に大きな影響を与える。これら不純物の許容量はICチップのパッシベーション材質によって異なるが、LSIの場合の例をTab. 3に示した。表に示した低不純物レベルの樹脂を使用した結果がTab. 3下段であるが、耐湿性の向上（ICチップのAl配線溶け対策）が著しい。VLSIの場合にはどの程度高純度が必要かは、今後の検討を待たねばならない。

ii) 放射能対策

いわゆる α 線によるソフトエラー対策である。周知のように α 線によりシリコン結晶中に電荷が生じメモリIC等の誤動作を引き起す現象であるが、 α 線は外部から飛来してくるものの他に使用する材料からも発生するので、この問題に対してはセラミック基板、樹脂、金属材料等広範囲の検討が必要である。

iii) 高速化対策

先に多層基板のところでも述べたが、配線の抵抗成分（比抵抗、長さ、厚さ、幅）および寄生容量が高速化の妨げとなる。したがって基板の配線のみならずICチップと基板との接続方法も当然対象になってくる。ハイブリ

Tab.3 Impurity Contamination of New-Developed Resin & Its Effects for Humidity Tests (NEC)

	A	B	C
Na ⁺	~ 2	~ 1	~ 5
Cl ⁻	~ 5	~ 1	~ 1

[ppm]

PCT* (125°C, 2.3atm)	100Hrs~
HHBT** (85°C, 85% RH)	1,000Hrs~

*PCT: Pressure Cooker Test

**HHBT: Hi-Temp. Humidity Biasing Test

Fig. 10 Cross-section of New Type HIC (NEC)

ッドICではAuあるいはAl線によるワイヤボンディングが主流であるが、フリップチップ等を使用したワイヤレスボンディング方式は速度のみならず実装面積の低減という点からも優位性が出るだろう。

iv) 放熱対策

高速化に伴うICの消費電力対策も重要な項目である。この対策として高熱伝導度基板の開発が盛んであり、セラミックでは窒化アルミ (AlN) (日電, 東芝) や少量のベリリヤ添加の炭化珪素 (SiC) (日立), あるいは芯材に Cu, Al 等の金属を用い表面を酸化またはコーティングにより絶縁性をもたせた基板等が実用化されている。これらに共通する今後の課題は、多層化と低価格化であろう。

v) 汚れ対策

i) の不純物対策同様汚れ対策もまた重要である。汚れ

Fig. 11 Inner State of New Type HIC (NEC)

Fig. 12 Package Samples of New Type HIC (NEC)

対策としては製造現場の環境改善も必要であるが、工程を短縮し汚染要因に遭遇するチャンスを減らすことも大切である。組立工程数からみると半導体ICとハイブリッドICでは、前者の方が後者より約30%少ない。すなわち汚れのチャンスは減少しているわけである。ハイブリッドICでも一工夫が必要である。

以上VLSIを裸のチップ状態で使用する場合のハイブリッド実装技術の課題について述べてみたが、種々比べてみるとどうやらハイブリッドICとしては半導体ICにおける実装技術がそのまま適用できれば好都合であることに気がつく。最近、抵抗・コンデンサといった受動素子を薄膜技術によりシリコンチップ化し、IC等の能動素子とリードフレーム上で相互接続した後トランスファモールドで外装した新構造のハイブリッドIC（日電）が発表されているが、その思想は実装技術を半導体IC組立技術に近づけ上記i)～v)までの問題解決の一手段としよう

したものである。Fig. 10およびFig. 11, 12 は製品例である。

以上、紙面の都合で膜技術と実装面の課題について述べたが、さらに重要なことにVLSIを搭載したハイブリッドICの特性保証、すなわち検査をどうするかの問題がある。正直なところ、最も経済的な検査システムについては暗中模索の状態である。専門の方々のご意見、ご見解をいただければ幸いである。

参 考 文 献

例えば、
i) Proc. of The 3rd. Intn'l Microelectronic Conf. IMC '84 Tokyo. ii) 「新世代のハイブリッドテクノロジー」電子材料, Vol. 23, No.5 5, '84

1984・1985年度 ISHM JAPAN役員名簿

会 長	菅 田 栄 治	大阪大学	本 田 辰 夫	松下電子部品	柴 田 実	西進商事
			真 弓 箭 一	鳴海製陶	常 光 宇	デュポン・ジャパン
			三 浦 敬 男	東京アイシー	鈴 木 和 久	日立化成工業
副会長	武 藤 時 雄	広島工業大学	宮 代 文 夫	東芝	高 砂 隼 人	三菱電気
			村 本 昭 一	ソニー	高 橋 弘 隆	住友電気工業
			森 木 勝 治	伯東	高見沢秀男	日本電気
理 事			和 田 毅	クラリオン	綱 島 瑛 一	松下電子工業
	池 上 昭	日立製作所			津 端 一 郎	長岡技術科学大学
	猪 熊 敏 夫	昭栄化学工業	監 事		鳥 海 孝 公	伯東
	大西洋一郎	三菱電機	長 沢 成 之	東洋大学	仲 山 文 夫	村田製作所
	窪 田 規	日本工業技術開発研究所	岩 淵 正 義	デュポン・ジャパン	西 井 昇	デュポン・ジャパン
	清 水 潤 治	大阪電気通信大学	評議員		西 本 和 幸	松下電器産業
	志 村 幸 雄	工業調査会	栗 根 克 昶	シャープ	平賀貞太郎	東京磁気印刷
	武 田 義 章	日本大学	池 田 正 義	日立化成工業	藤 島 啓	村田製作所
	立 川 巖	海外エレクトロニクス	岩 瀬 暢 男	東芝	藤 田 徳 弥	ミクロン機器
	伝 田 精 一	サンケン電気	大 沢 光 男	ソニー	古 川 学	三井東圧化学
	中 村 義 一	防衛大学校	大 谷 四 郎	鹿児島日本電気	本 多 進	東芝
	二 瓶 公 志	沖電気工業	岡 本 明	TDK	箕 輪 俊 夫	旭硝子
	早 川 征 男	シャープ	金 子 恒 雄	東芝	望 月 徹	NHK放送技研
	原 敏 人	富士通	坂 本 道 雄	伯東	森 屋 邦 夫	武蔵野通研
	半 沢 幹 雄	矢崎総業	柴 田 勲 夫	沖電気工業	山 口 喬	慶応義塾大学
	菱 沼 幸 男	日本電気			山 岸 正 和	東京アイシー