応力解析とハイブリッド技術

Stress Analysis and Hybrid Technology

保川 彰夫*

坂本 達事*

1. はじめに

最近のハイブリッド技術を用いた実装構造設計において、応力、特に熱応力に関連した問題とその解析技術がますます重要になってきている。この背景として、次の3点をあげることができる。

- 1) 実装構造が、基本的に、線膨張係数の異なる材料を組み合わせた構造となっていること (Fig. 1 参照)。
- 2) 回路の高密度化により、熱的にきびしい条件で使われるようになってきたこと。
- 3) 製品の多様化に伴い、短い期間で製品を開発する必要がでてきたこと。

前記1)、2)の結果として、大きな熱応力が発生し、構造各部の破壊 (たとえば、Fig. 2 に示すような接合層のクラック) が生じる場合がある^{1)~3)}。また、破壊にまでいってなくても、応力が電気特性変動の原因となることもある^{4),5)}。こうした問題を解決し、前記3)の早期開発を達成するのが、応力解析をもとにした設計の目的である。

Fig. 3 は、応力解析をもとにした設計の手順を示している。まず、構造案と荷重条件 (製造および使用時に加わる温度履歴など) をもとに、応力計算を行なう。この際、計算のインプットとして、構成材料の応力-ひずみ挙動のデータが必要である。次に、応力計算の後で、アウトプットして得られる応力やひずみ、変形を評価するためのデータや解析が必要となる。

そこで、本稿では、まず、材料の応力-ひずみ挙動について、次にこれを用いた応力計算、そして応力計算結

Fig. 1 Example of Multi-Layered Structures in Hybrid Technology

Fig. 2 Fatigue Crack Produced in Solder Layer by Thermal Cycling

Fig. 3 Design Process Based on Stress Analysis

果の評価について、順に述べる。さらに、これらの解析手法とデータを統合した総合プログラムと、その解析例を紹介する。

*Akio Yasukawa/Tatsuji Sakamoto

日立製作所 機械研究所 第3部/Hitach, Ltd.

2. 材料の応力*1—ひずみ*2 挙動

応力計算のインプットとなる応力—ひずみ挙動のデータが間違っていれば、計算結果も間違ったものとなるため、材料の応力—ひずみ挙動は重要である。

各種材料の応力—ひずみ挙動に関するデータは、便覧⁶⁾などに集積されているが、こうしたハンドブックデータだけでは不十分な場合も多い。

ここでは、実装構造の応力を考えるうえで重要な、半田と単結晶 Si（以下 Si と呼ぶ）をとり上げ、説明する。

半田の応力—ひずみ挙動の測定例を Fig. 4²⁾ に示す。この図は、半田素材（95Pb-5Sn）の試験片に繰り返しひずみを加えたときの、応力とひずみの関係を示したものである。この図に見られるヒステリシスループは、半田が弾性変形*3に加えて、塑性変形*4することにより生じたものである。半田は、さらにクリープ変形*5も生じる⁷⁾。こうした挙動は、次式で表わされる。

$$\Delta \gamma = \left(\frac{\Delta \tau}{G} \right) + \left\{ \left(\frac{\tau + \Delta \tau}{\tau_y} \right)^n - \left(\frac{\tau}{\tau_y} \right)^n \right\} + K \left(\tau + \frac{\Delta \tau}{2} \right)^{n'} \Delta t \dots\dots\dots (1)$$

ここに、
Δγ、Δτ：ひずみ、応力の増分
Δt：時間変化
G、τ_y、n、K、n'：実験により求める定数で温度の関数

である。

式(1)の第1項はひずみの弾性成分、第2項は塑性成分、第3項はクリープ成分である。式(1)を積分することにより、任意の負荷履歴に対する応力とひずみの変化挙動が得られることになる。

次に、Siについて述べる。Siは、通常の使用温度範囲では、塑性変形もクリープ変形も生じない、理想的な弾性体と考えてよい。しかし、Siの弾性係数*6は、その結晶構造に起因して、Fig. 5のような異方性を示す⁸⁾。この異方性は、次式で表される^{9)、10)}。

* 1 物体内部に作用する局所的な力
* 2 物体内部に生じる局所的な変形
* 3 力を除くことにより、もとにもどる変形
* 4 力を除いても、もとにもどらない変形
* 5 一定の力のもとで、時間とともに増加する変形
* 6 応力と弾性ひずみの間の比例定数
* 7 変形後も物体各部が連続に保たれるための条件
* 8 Finite Element Method：有限要素法

Fig. 4 Example of Stress-Strain Hysteresis of Solder (95Pb-5Sn).

$$E' = 1 / S_{11}' \dots\dots\dots (2)$$
$$[S] = [T] [S] [T]^{-1} \dots\dots\dots (3)$$

ここに、
E'：任意の方向の縦弾性係数
S₁₁：マトリックス[S]の成分
[S]、[S']：座標変換前後のコンプライアンスマトリクス
[T]：座標変換マトリクス
である。

このような挙動を考慮することにより、精度の高い解析を行なうことができる^{9)、10)}。

3. 応力計算

物体に生じる変形、ひずみ、応力は、次の3種類の方程式を連立させて解くことにより、求められる。

- 1) 材料の応力—ひずみ挙動
- 2) 力のつりあい
- 3) 適合条件*7

上記1)については、前章で述べた。2)、3)については、各種解析手法がある。現在、これらの方程式を解く方法として、FEM*8が発達してきている¹¹⁾。FEMによる汎用プログラムを用いれば、インプットデータさえ用意すれば計算のアルゴリズムを知らなくても答えを得ることができる。しかし、要素分割などのモデル化が不適切であれば、不適切な結果しか得られない点に注意すべきである。モデル化は、応力解析の専門家でないとい難しい場合も多い。

実装構造では、Fig. 1に示すような異種材料積層構造が重要である。著者らは、このような構造に適した解析手法を用いたプログラムを開発し、本プログラムによるひずみ計算結果が実験値とよく一致することを確認している⁷⁾。本プログラムは、積層構造専用のプログラムで

Fig. 5 Young's Modulus in Representative Crystal Planes of Si [$\times 10^5$ MPa]

Fig. 6 Stress Transition of the Si Chip Due to Temperature Hysteresis.

あり、使用時にモデル化が不要であるため、だれにでも簡単に使用できる。

本プログラムにより、Siチップに生じる応力を計算した結果の例をFig. 6に示す。図より、製造工程や試験時の温度履歴により、応力は複雑な変化挙動を示すことが分かる⁷⁾。

4. 応力計算結果の評価

Fig. 6のような応力が生じたときに、この応力により問題が生じるか生じないかを評価するためには、評価のためのデータや解析が必要である。

- * 1 材料の破壊が生じる限界の応力値
- * 2 応力により電気抵抗が変化する現象
- * 3 応力による電気抵抗変化の感度

Fig. 7 Distribution of Strength of the Si Chip

一般に、構造物の破壊を防ぐには、各構成材料に発生する応力を各材料の強度*1以下にすればよい。このためには、各材料の強度を把握しておく必要がある。

一例として、Siの強度を測定した結果¹²⁾の例をFig. 7に示す。Siのような脆性材料では、破壊は引張り応力がある限界値(強度)を超えたときに生じる。また、その強度は、ばらつきをもつ。Fig. 7より、強度分布は正規分布で表されること、また、加工プロセスの変化により、強度も変化することが分かる¹³⁾。

また、Siには、圧電抵抗効果*2があるため、破壊にまでいたらなくても応力により電気特性が変動し、安定した特性が得られない場合がある^{4), 5)}。Siの圧電抵抗係数*3を求めた例をFig. 8¹⁴⁾に示す。図中の π_l は電流と平行方向、 π_t は電流と直交方向の応力に対する圧電抵抗係数である。図より、圧電抵抗係数は異方性を示すことが分かる。異方性も、弾性係数の異方性と同等な手法により解析できる。

HYBRIDS

Fig. 8 Piezoresistive Coefficients in Representative Crystal Planes of p-Si [$\times 10^{-5} \text{MPa}^{-1}$]

Fig. 9 Fatigue Strength of Pb-Sn Solders at Room Temperature

さらに、Siのピエゾ抵抗効果は、正確に調べると、非線形性を示す¹⁵⁾。この非線形挙動データを高精度の応力計算と組み合わせることにより、高精度の半導体メカニカルセンサの設計が可能となる¹⁶⁾、¹⁷⁾。

次に半田について述べる。半田は、変形吸収性が良好であるため、一般の使用条件では1回の負荷で破壊することはほとんどない。しかし、負荷の繰り返しにより、疲労破壊*1を生じることが多い。Fig. 9に、各種半田素材の疲労強度を測定した結果¹⁸⁾、¹⁹⁾を示す。図より、ひずみ範囲*2 (Strain range) を低減することにより、寿命 (破壊までの負荷の繰り返し数) を向上できることが分かる。

Fig.10に示すように、チップと基板を半田で接合した構造に、熱サイクルが加わった場合を考える。ひずみは、接合層の周辺で大きくなる。このため、疲労クラックは、周辺に発生し、中央へ進行して行く。このクラックにより、チップで発生した熱が基板に逃げにくくなり、熱抵

Fig.10 Schematic of Thermal Resistance Increase Due to Bonding Layer Cracking During Thermal Cycles

Fig.11 Comparison Between the Simulated and the Experimental Results

抗*3が増加する。熱抵抗が許容レベルを超えるまでの熱サイクル数が、その装置の寿命となる。

上記プロセスは、接合層のひずみ解析、ひずみによるクラック進行の解析、そしてクラックによる熱抵抗増加の解析を組み合わせることにより、シミュレートできる²⁰⁾。シミュレーション結果の例をFig.11に示す。図より、シミュレーション結果は、実験結果とよく一致していることが分かる。

*1 繰り返し負荷により生じる破壊

*2 ひずみの全振幅

*3 チップの単位発熱当たりの温度上昇

Fig.12 HISETS Calculations

Fig.13 Change in Design Factors Due to the Increase of Chip Size

Fig.14 Change in Design Factors Due to the Increase of Fe-Ni Buffer Plate Thickness

5. 総合プログラム

前章までに述べた応力解析のほかに、放熱解析、電気特性解析および各解析に必要な材料データを統合し、半導体パッケージおよび実装構造の設計を支援する総合プログラムとして、著者らは HISETS*1 を開発した^{20)~22)}。HISETS は、Fig.12 に示すように、構造案と負荷条件をインプットとして、設計上重要な放熱特性から応力による特性変化までの解析結果をアウトプットする。

本プログラムによる計算例として、チップと基板の接合構造におけるチップサイズの影響を解析した結果を Fig.13²³⁾ に示す。図より、チップサイズが大きくなると放熱特性（熱コンダクタンス*2）は向上するが、チップクラック安全率、熱サイクル寿命、電気抵抗安定性は低下することが分かる。この特性低下は、Si チップと Cu 基板の熱膨張差に起因している。

この熱膨張差を緩衝するため、チップと基板の間に Fe-Ni 板を挿入した場合の解析結果を Fig.14²³⁾ に示す。図より、Fe-Ni 板の厚さを厚くすることにより、チップクラック安全率や電気抵抗安定性は向上するが、放熱特性は低下することが分かる。したがって、適正構造は、その製品に要求される特性によって違ってくことになる。

*1 Hitachi Semiconductor Thermal Strength Design System

*2 チップの単位温度上昇当たりの放熱量

6. まとめ

ハイブリッド技術を用いた実装構造の応力解析の考え方と、応力解析をもとにした設計を支援するコンピュータプログラムについて述べた。今後、信頼性の高い製品を短期間で開発するためには、こうした手法の利用が不可欠となるものと考えている。

参考文献

- 1) Baker E.: Some Effects of Temperature on Material and Device Reliability, IEEE Trans. Parts and Hybrids Packaging, Vol.8, No.4, pp.4-14,(1972)
- 2) 保川、河合、鯉淵:異種材料の半田接合部の熱疲労寿命予測、機械学会講演論文集、No.760-2, pp.121-124,(1976)
- 3) 保川、坂本、明山:パワートランジスタ半田接合部の熱疲労強度解析、第10回日本科技術連盟信頼性・安全性シンポジウム、pp.75-80,(1980)
- 4) 保川:ピエゾ抵抗効果を考慮した半導体パッケージ設計、1984年春季第31回応用物理学会関係連合講演会、ピエゾ抵抗効果の応用・発見三十年記念シンポジウム講演、1 pR4,(1984)
- 5) Kanda Y., Yasukawa A.: Hall Effect Devices as Strain and Pressure Sensors, Sensors and Actuators, Vol.2, No.3, pp.283-296,(1982)
- 6) たとえば、日本機械学会(編):機械工学便覧(分冊B4)、日本機械学会、(1984)
- 7) 北野、保川、坂本、飯村:半田接合多層構造の熱応力解析、日本機械学会講演論文集、No.820-11, pp.80-82,(1982)
- 8) Wortman J.J., Evans R.A.: Young's Modulus, Shear Modulus, and Poisson's Ratio in Si and Ge, Journal of Applied Physics, Vol.36, No.1, pp.153-156,(1965)
- 9) Yasukawa A., Shimada S., Matsuoka Y., and Kanda Y.: Design Considerations for Silicon Circular Diaphragm Pressure Sensors, Japanese Journal of Applied Physics Vol.21, No.7, pp.1049-1052,(1982)
- 10) Yamada K., Tanabe M., Yasukawa A., Shimada S., and Matsuoka Y.: Computer-Aided Characteristics Analysis of Silicon Piezoresistive Pressure Sensors, Proceedings of the 5th Sensor Symposium, pp.287-294,(1985)
- 11) Zienkiewicz O.C., Cheung Y.K.: The Finite Element Method in Structural and Continuum Mechanics, McGraw-Hill,(1967)
- 12) 日置、保川、坂本、飯村:エレクトロニクス・デバイスの強度設計〔I〕、日本機械学会講演論文集、(関西支部第三回シンポジウム)、No.814-12, pp.59-62,(1982)
- 13) 日置、保川:マイクロ接合体の強度評価、溶接学会誌、Vol.53, No.7, pp.43-46,(1984)
- 14) Kanda Y.: Graphical Representation of Piezoresistance Coefficients in Silicon, IEEE Trans. Electron Devices, Vol.ED-29, No.1, pp.64-70,(1982)
- 15) 西原、嶋田、山田、田辺、松岡、保川:半導体圧力センサの非直線特性の解析、計測自動制御学会論文集、Vol.17, No.2, pp.110-115,(1981)
- 16) 藍、土屋、保川:半導体センサの金属接合、計測自動制御学会論文集、Vol.18, No.5, pp.501-506,(1982)
- 17) Shimazoe M., Matsuoka Y., Yasukawa A. and Tanabe M.: A Special Silicon Diaphragm Pressure Sensor with High Output and High Accuracy, Sensors and Actuators, Vol.2, No.3, pp.275-282,(1982)
- 18) 北野、坂本:Pb-Sn系はんだのねじり塑性疲労に及ぼす組成と温度の影響、日本機械学会講演論文集、No.830-10, pp.125-127,(1983)
- 19) 北野、保川、坂本:Pb-Sn系はんだの低サイクル疲労強度に及ぼす温度、組成、接合界面の影響、日本機械学会日立地方講演会講演論文集、pp.19-21, (1984)
- 20) 志田、坂本、保川:ICパッケージや実装ボードの設計を容易にするシミュレータ、日経エレクトロニクス1983年5月23日号、pp.227-246,(1983)
- 21) 志田、坂本、保川:超LSIパッケージ設計用ソフトウェア、電子材料、1982年別冊、pp.29-34, p.59,(1982)
- 22) Yasukawa, A., Sakamoto, T., and Shida, S.: HISETS: A Software System for Designing Semiconductor Device Packages, Proceedings of the IEEE International Electron Devices Meeting, pp.259-262,(1983)
- 23) Yasukawa A., Kitano M., and Sakamoto T.: VLSI Chip Mounting Structure Design Based on Computer Simulation by HISETS, IEEE 投稿中