実装技術の動向について

畑田 賢造*

Trends of Assembly Technology.

Kenzo HATADA *

* 松下電器産業株式会社半導体研究センター半導体基礎研究所 (〒570 大阪府守口市八雲中町3-15)

* Basic Research Laboratory, Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. (3-15, Yagumo-Nakamachi, Moriguchi-shi, Osaka 570)

Abstract

The assembly technology is one of the key technologies for developing the electronics industry in the 21st century. The electronic devices and equipments are becoming ever smaller and thinner, and the added values for these are governed by the method of LSI chip assembly.

In the field of semiconductor assembly technology, the new Micro-Bump Bonding and the Transferred-Bump TAB Assembly Technologies which are quite revolutionary and superior comparing to the conventional assembling technology eliminating excessive processes and materials and requiring only the essential and simple processes and constructions, were developed.

1. 序

半導体産業も、ようやく流れを変え始め、ハイテク産業から本来の部品産業へ定着しようとしている。LSIチップは、もはやどこからでも供給を受けることができるようになった。先陣争いの16MD-RAMも、これまでと同じくほぼ同時期に開発発表がなされ、そして、同時期に一般ユーザに向けて、製品が出荷されるものと思われる。

巨額な設備投資を繰り返し行ってきた、この産業は、自社のみの独占的な供給体制では採算がとれず、いかにして新製品を大量に他社に先がけて売ることが利益を左右する時代に入った。いわゆる、実装メーカーにとっては、好都合の時代である。そして、一方では、LSIが電子機器の将来を決定づけていく事

も確かな事実である。大量にLSIチップを消費するであろう高品位TV、家庭用スーパーパソコンが待っている。LSIチップによって無限に人類の夢は広がる。

これら、電子機器にいかにして、LSIチップを搭載するかが、機器の商品価値を決めてしまうことになる。すなわち、半導体技術産業に代わって実装技術産業が台頭することになる。しかしながら、半導体技術の流れを掴まないと、価値ある実装技術を育てることができない。

図1は半導体チップと機器の動向を示したものである。LSIチップは、単位面積当たりの容量を大きくすると同時に、自らのチップサイズも大型化し、入出力ピン数も増大する傾向にある¹⁾。実装技術にとっては、LSIチップの入出力ピン数とチップサイズは、今後重要な課題となってくる。

一方、電子機器も省資源、低コスト化や使いやすさ等のために、小型・薄型化の傾向に動く。実装技術が重要ではあるが、実装技術の独壇場ではない。機器、デバイスの設計側からは、所定の機能を有すること、製造側からは、作りやすく、歩留りが高く、信頼性が高いこと、営業側からは、低コストで、他の製品と差別化（付加価値）できることを要求されている（図2参照）。

これからの電子機器は、市場を拡大するためにますます、高機能化、低コスト化、高信頼性化を要求される。これを支えるのがLSIチップと実装技術である。これらが今後どのように動こうとしているのか述べてみたい。

2. 環境の動き

環境は、技術の流れを大きく左右する。ひとつの技術のみが単独で発展することは少なく、他の技術の流れと共存しながら進展する場合が多い。実装技

図1. 半導体チップと機器の動向

- A. システムの仕様を満足させる
- B. 部品の持っている機能を損なわない
- C. 低コスト、高信頼性、高付加価値

図2. 実装技術への要望

術も環境の流れによって、その動向が変化する。そこで実装技術を取巻く外部環境をみてみる。

2.1 材料の動き

はんだと金は、実装技術のなかで一番よく用いられてきた材料である。はんだはLSIのパッケージ、C、Rチップ部品、リード線の接続（固定）のために用いられ、金は配線部材や信頼性を向上させるための材料として用いられてきた。はんだ材料は、長い間用いられてきたのにもかかわらず、いまだに課題は多く、はんだによる接続は微細化接続技術が促進されるなかで、大きな岐路に立たされている。このためにいわゆるはんだレス（Solderless）の概念²⁾が芽ばえつつある。

日本の半導体チップの生産量は、12年後の2000年に2000～3000億個に達すると予想される。半導体チップとこれを搭載する機器には大量の金が用いられ、例えば、14インチカラーTV:1.74mg、パーソナルコンピュータ:54.28mg、VTR:10.28mg、カード電卓:2.9mgである。

図3に示したように半導体産業がこのまま伸び続けると、2000年には大量の金を消費し、日本で用いる金ワイヤ量は約100tonに達し、電子機器（コネクタ、配線等）等では、約800ton、世界中の電子機器産業では、おそらく2000～3000tonを消費し、

* 非共産主義世界
 * * 推定（算出基準 20 wire × 2mm/ICφ30μm）
 参考⁶⁾

日本の公的保有金：1982…195 ton 1983…212 ton
 米国の公的保有金：1984…8000 ton

図3. 半導体の生産量と金の消費量

この値は世界の金の鉱山産出量（非共産圏のみ）の1000 tonをはるかに上まわってしまう。金ワイヤを銅ワイヤに、金ペースト材を銅ペースト材に替える努力がなされてはいるが、100 %金の特性を持ちえるまでには至っていない。金に替わる材料もしくは金を使わない構成の開発が望まれる。

一方、絶縁基板材料も高密度化、多層配線化、それにLSIチップの高集積・高機能化に伴ない、単位面積当たりの発熱量の増大によって、熱伝導度の高いSiC, AlN, メタルコア基板等が出現してきている。しかし、今後、民生用機器にまで応用展開しようとするれば、当然、低コスト化が要求される。現在の実装方式が、電子部品をプリント配線板に搭載する方式である以上、プリント配線板材料の性能向上や低コスト化は重要な課題である。

サーマルヘッドやLEDプリンタヘッド等のデバイスは、一定長さの絶縁基板を必要とするために、低コスト化のためには絶縁基板幅を縮め、実装面積を極限まで小さくする努力や、アルミナ基板から安価なほうろう、ガラス基板へと進展する気配がある。

2.2 部品の動き

C, R, Lの受動部品は、挿入型から面実装型へと変革し、さらに小型化へと動いているが、機器の小型化の傾向のなかで、最も目立つのが、C, L部品の大きさである。これも、今後の大きな課題である。

図4. 半導体チップの多ピン化の動向

半導体チップも図4にみられるように、これからの主力LSIであるゲートアレイ、CPUは大型チップ化と同時に超多ピン化に向かっている。一方、メモリLSIの代表であるD-RAMも、1MD-RAMは256k D-RAMより約1.5倍のチップサイズとなっているように、メモリの大容量化と共にチップサイズも大型化してきている。

また、パッケージも挿入型のDIPから、面実装用のフラットパッケージが登場してきたが、前記した大型チップと超多ピンのLSIパッケージで小型化できるものはTAB (Tape Automated Bonding) 方式しか見あたらない。

2.3 電子機器の動き

図5をみると、エレクトロニクス産業がいかに付加価値の高い製品を生み出そうとしているかがうかがえる。図の右下のラインほど、重さの割には、価格の安い製品があり、逆に左上のラインには、軽くて価格の高いパーソナルコンピュータ、VTR、メモリカード等の電子機器が並んでいる。電子機器でも、14インチカラーTV、300ℓ冷蔵庫、汎用LSI、電池等の成熟製品は、やや右下のライン上に位置している。明らかに軽くて付加価値の高い製品が望まれているが、実際にはどうであったか。

図6を参照すると、製品化した直後から、急速に厚さ、重さは減少し、小型・軽量化の方向に動いていくのがわかる。小型・軽量化と共に製品の価格もこれに比例して下がる。この原因を作っているのがLSIと実装技術である。実装技術によって、明ら

図5. 製品の重さと価格

かに小型・軽量化かつ低価格化を実現してきたが、図のラインが緩やかになったとき、その製品は、成熟期を迎え、新たな展開をせまられるものと思われる。

3. 実装技術の動向

実装技術の動向を主体となるプリント配線板、半導体チップ実装技術、部品実装技術の分野からみてみる。

3.1 プリント配線板

ガラスエポキシやセラミック基板が主流であるが、LCD、EL、プラズマディスプレイ等の開発により、新たにガラス基板もプリント配線板としての役割をはたそうとしている。

実装密度が高くなると、放熱、配線密度、平面性の問題が浮上してくる。放熱（熱伝導）の良い材料として、SiC、AlN が出現し、配線パターンもEBで描画し、60 μ mのパターン形成も可能となった。

そして、低コスト用絶縁基板として、ほうろうや溶射によるメタルコア基板も実用化されようとしている。図7は、今後のプリント配線板に要求される項目を示した。全項目を達成し、すべての用途に用いられるプリント配線板の開発が望ましい。しか

図 6. 製品の小型・薄型化と低コスト化の推移

図 7. 今後のプリント配線板への要求

し、この要求を満たすためには、さらに、コスト、信頼性、性能の3つをおりこまなければならない。新規なプリント配線板の開発は、今後、ますます重要となってくる。

3.2 半導体チップ実装技術

半導体チップをプリント配線板に搭載するのに、2つの方法がある。

1つは、半導体チップを直接、プリント配線板に実装する方法で、ワイヤボンディング方式やフリップチップ方式で行う。この方法は、実装コストが安価になる特長を有しているが、半導体チップ状態での完全な電気検査が行えないため、多数個の半導体チップを同一プリント配線板に実装すると実装後の歩留りが低下する欠点がある。したがって、半導体チップを交換できる方法が必要となってくる。

他の方法は、半導体チップをパッケージする方法で、ワイヤボンディング方式では、DIP、チップキャリア、PGA等があり、ワイヤレスボンディング方式ではTAB方式が、これに相当する。これらの方式では、半導体チップからリードが導出しているため、電気検査が完全に行える特長があるものの、このリードをプリント配線板に接続するための手段が必要となる。

ワイヤボンディング技術

この技術でも低コスト化やLSIチップ電極の微小ピッチ化、多ピン化、大型チップ化に対応するため、数々の努力がなされてきた。

まず、ワイヤは低コスト化と省資源化のために、金ワイヤに替わり、銅ワイヤやAu・Agのクラッドワイヤ等が出現しつつある。ワイヤ径も35 μ mから

20 μ m へと実用化され、そのボンディング速度も 0.2 秒から 0.1 秒の壁へ近づこうとしている。そして、微小ピッチ化のため、ワイヤ径やキャピラリ径を細くすることによって、100 μ m ピッチのボンディングも可能となった。

超小型パッケージ用にフラットパッケージも 1mm の厚さまで薄くでき、大型チップ、多ピン化のために PGA も登場した。しかし、フラットパッケージも、これらの大型チップ、多ピンの LSI に適用することが困難となってきた。また、PGA は挿入型パッケージであるため SMT 向きではない。これらパッケージも新たな課題をかかえている。

一方、プリント配線板に直接、半導体チップを実装する方法も、時計、電卓、IC カード等の小型の機器やサーマルプリンタ、HIC 等に用いられている。IC カードでは、ウエッジボンディング方式を用い実装後の厚さ 0.7 mm 以下を実現している。多数個の半導体チップをプリント配線板に実装する場合、同一機能で、電気検査の完成度の著しく高い半導体チップでは、実装歩留りは比較的高い。しかし、異種機能でしかも高機能な半導体チップが混在する場合の歩留りは、著しく低い。

今後、高度な機能を有する半導体チップが出現する傾向にあっては、半導体チップのプリント配線板への直接実装も、また新たな課題をかかえつつある。

ワイヤレスボンディング技術

過去、さまざまな技術が開発された。ビームリード方式、スパイダ方式はほとんど影をひそめ、現在では、TAB 方式とフリップチップ方式の 2 つが生き残っている。

ワイヤレスボンディング方式は、理想の実装方式であるにもかかわらず、ワイヤボンディング方式と入れ替わることがなかった。

〔TAB 方式〕

この技術の進展を阻んでいたものは、高額な設備、複雑な工程とコスト高であったと思われる。

これまでの TAB 方式は、LSI チップのアルミ電極上に金属多層膜（バリヤメタル）を設け、この上にバンパを形成しなければならなかった。この工程が複雑で、高額な設備を必要とし、コスト高をまねいていた。このために、図 8 に示すようにバリヤ

メタルやバンパを用いなくて、直接、アルミ電極とフィルムリードを接合する方法が提案されてきた。

フィルムリード側にバンパを転写・接合により形成する転写バンパ方式⁷⁾は、すでにパーソナルコンピュータ、液晶 TV、補聴器用の LSI に実用化されている。また、リードをメサ状にエッチング加工するメサバンパ方式⁸⁾は、単位面積当たりの接合強度が低く、アルミ電極表面のアルミ酸化物をどのようにして除去するかが課題である。ボールボンディング方式でボール（バンパ）を形成する方式は、バンパが衝撃荷重で形成されるため、バンパ高さが数十 μ m 変動する。この方式は、TAB 方式をまったく理解しないために提案されたものと思われる。

TAB 方式では、すでに 15mm² で 400 ピン以上の LSI チップがパッケージされている。今後、この TAB 方式は、最も注目すべき技術である。

一方、用途も電卓、時計の時期から、サーマルプリンタ、液晶ディスプレイの時期、そして、コンピュータや大型チップ、多ピンのパッケージへと変わっていかうとしている。

〔フリップチップ方式〕

この技術は、ワイヤやリードフレームを介さず半導体チップを直接プリント回路板上に最短距離で実装できる点で半導体実装技術の理想像である。コンピュータや自動車機器に導入されたが民生用機器には実績が少ない。LSI チップ上へのバンパ形成や実装後のチップの検査、不良チップの交換の問題、そして、電極がプリント配線板に固定されるため、この電極部に応力が集中する問題等、解決すべき事

図 8. TAB 方式でのバンパ形成方法

柄は多い。

特に、最後の課題に対し、これを解決すべく、いくつかの方式が提案されている。図9(a)は従来用いられてきた構成である。(b-1)はバンプを鼓状にした構成⁹⁾、(b-2)はバンプをエポキシ樹脂で補強した構成¹⁰⁾、(b-3)は多段バンプの構成¹¹⁾である。これによりバンプを応力から緩和しようとしている。また、図9(c)は液晶ディスプレイに用いられた構成で、(c-1)は導電性ゴムを圧接させた構成、(c-2)は導電性接着剤で固定した構成、(c-3)は熱可塑性接着剤中に金属微粒子を混入させたシート材で接続した構成である。いずれの方式も電極部(バンプ)への応力集中を緩和しようとする構成である。

そして、ここにまったく新しい概念の方式(マイクロバンプボンディング方式¹²⁾)が開発された。図

図9. フリップチップ方式の動向

図10. マイクロバンプボンディング方式の原理

10は、この方式の基本構成を示す。この方式は、光硬化性絶縁樹脂の硬化時の収縮力を用い、電極同士を圧接させる方式である。この方式により10 μ mピッチで2320本の電極接続が実現し、これまでの実装接続ピッチを1桁以上も向上させた。接続部が単に圧接した状態であるので、LSIチップとプリント配線板の熱膨張が異なっても、電極間が摺動し、信頼性も高い。

また、バンプ形成方法においても、アルミ電極上に直接、はんだバンプを形成する技術¹³⁾も開発された。このようにフリップチップ方式も新たな方向に進もうとしている。

3.3 部品実装技術

プリント配線板の配線ピッチが向上し、半導体チップの電極ピッチが高密度になってくると、プリント配線板と部品の電極間の接続方法が課題となってくる。

人類は、電子機器が誕生して以来、接続にはんだを用いてきた。しかし、いまだに、解決できない課題は多く、微小ピッチ化の方向にあっては、はんだによる接続は、リード(電極)間のショートやリークが発生しやすい。いよいよ、はんだレス(Solderless)技術の到来である。図11にリード接続の一例を示し

図11. フィルムリードの接続方法

た。はんだ方式に替わって、(b)、(c)のごとく、異方性導電シートや光硬化性絶縁樹脂を用いた方式も実用化¹⁴⁾された。特に(c)の方式では、大幅に電極ピッチを小さくしても、ショートやリークが発生しない。さらに、将来は、完全に2つの電極の材料のみで、他の媒体を用いない、より進歩した方式が出現するものと期待される。

4. 結

半導体チップの将来方向と実装技術とは切り離せない。半導体チップは、ますます高密度・多機能化していく。これからの実装技術に要求されることは、図1に示した放熱技術、微小ピッチ接続技術、プリント回路板の微細化技術(平面度、多層配線)そして微小パッドへの検査技術である。

さて、次の世代の実装技術は、どのように変化するかを考えてみる。

- (1) 半導体チップのパッケージは、大型チップ、

図12. 実装技術の動向

多ピン用として、TAB方式が大きく進展し、そして、LSIチップが高機能になるにしたいが、チップ・オン・ボードの概念や三次元実装が注目されるものと思われる。

(2) そして、電子部品の電極接続もはんだレス(Solderless)方式に向かい、極微小ピッチに対応できるようになると同時に、基板レス(Boardless)の時代を迎えるかも知れない。

図12に示すように、不必要な部品、材料を削除しつつ、LSIチップは、着実にデバイスに近づいてきている。一方では、放熱の課題をどのようにして解決するか、これも重要である。

(3) これまでの生産方式は、何十億円という設備ラインを据えつけ、大量に製品を作る方式であった。しかし、このすばらしい方式も、手作業のNICS諸国に立ちうちできず、すべて海外に生産拠点を求めている。

これまでの生産技術の考え方が変わろうとしている。従来のごとく、高額な設備で製品を作るのではなく、非常に単純な設備で高付加価値の製品を簡単に作る技術が望まれる。既存の方式に対して、徹底して、工数や材料を除き、簡単な工程、構成にすることによって、従来よりも格段に優れた技術、製品が誕生することが望まれる。

実装技術の最終目標は、プリント回路板や接続部品・材料がなくなり、最少限の部品であるLSIチップとわずかな受動部品のみで構成される姿である。そして、“水も入らない実装体”が実現する。

(1988.2.8-受理)

文 献

- 1) 坂本：面取付実装用ICパッケージ，電子材料，Vol 26，No 9，(1987)
- 2) 宮沢 他：セラミック基板材料と金属の超音波接合，プリント回路学会第2回学術講演大会講演論文集，(1987，12)
- 3) GOLD 1984：Consolidated Gold Fields PLC
- 4) IC集積回路ガイドブック：日本電子機械工業会，1984
- 5) 日経エレクトロニクス：日経マグロウヒル社，1—14，1985

- 6) TANAKA GOLD: Vol.20, 田中貴金属工業(株), 1985
- 7) Hatada et al.: "New Assembly Technology: Transferred Bump TAB", IEEE CHMT, (1986, 9)
- 8) Carmen D., Burns: "Trends in Tape Bonding", Semiconductor International, pp.25~30, (1979, 4)
- 9) 佐藤 他: フリップチップ実装技術, Semiconductor World, 臨時増刊号'85 ハイブリッドテクノロジー, p.135, (1985)
- 10) 中野 他: 樹脂補強によるフリップチップ実装の信頼化, 電子通信学会技術研究報告, 機構部品EMC

86-18, (1986)

- 11) 佐々木 他: 多段はんだバンパ法による大型チップ端子接続の高信頼度化, 昭和62年電子情報通信学会全国大会, 講演番号 459, (1987, 3)
- 12) 畑田 他: 4000ピンのLSIチップを光硬化性樹脂で直付け, No.27, pp.107~115, 日経マイクロデバイス, (1987)
- 13) 稲葉 他: 超音波はんだづけを利用したAl電極への直接はんだバンパ形成, 昭和62年電子情報通信学会全国大会, 講演番号 460, (1987, 3)
- 14) 畑田 他: 光硬化性絶縁樹脂によるフラットパネル電極接続の基本特性とモジュール構成, 電子通信学会信頼性研究会R85-69, (1986)

研究部会報告

「電磁特性を考慮したプリント基板設計」研究部会

(準備委員: 渋谷昇, 幹事: 須藤俊夫, 佐藤政生)

第1回研究会が4月19日(火)14:00より拓殖大学, 第1会議室で開催された。出席者数33名。渋谷準備委員の設立の趣旨説明の後, 野田為蔵氏(三菱電機)の司会により,

- (1) 配線のインピーダンスとクロストーク
角 憲明 (三菱電機)
- (2) 配線の電気的特性のシミュレーション
渋谷 昇 (拓殖大学)

の講演が行われた。

- (1) 配線のインピーダンスとクロストークでは,
 - ① 高速回路での伝送線路の取り扱い。
 - ② 基板設計における, 特性インピーダンスの重要性。
特性インピーダンスと装置の耐ノイズ性, 性能, 消費電力などの関係を実験的に示し, 特性インピーダンスの要求値を決定していく。
 - ③ 特性インピーダンスの計算, 測定法および課題。
基板の誘電損失, 比誘電率。
 - ④ クロストーク対策法。
 - ⑤ プリント基板設計における課題。
- などが述べられた。これについて,
- ・ $\lambda/4$ より小さいときは伝送線路か。
 - ・スイッチングノイズと特性インピーダンスの関係。
 - ・低誘電率とはどこまで必要なのか。
 - ・クロストーク対策の平行配線長の目安。

などの質問があった。

- (2) 配線の電気的特性のシミュレーションでは, 配線の電気的特性を予測するシミュレーション法の3つが紹介された。
 - ① 筆者らの開発した, 等価集中定数回路網によるノイズ解析プログラムNESSYの構成, 特徴および応

用例。

- ② イタルテルのCaniggiaらの開発した, ICを負荷とした配線ノイズ解析システムについて。

ICをマクロモデル化して汎用の回路シミュレータに載せ, クロストークノイズの解析を行い, 配線ルールらしきものを出している。

- ③ STEAM社のEMI-CADソフト。

配線の容量, 信号の反射, クロストーク, 不要輻射の計算を行うプログラムである。

これについては,

- ・インピーダンスにイマジナリパートを考えるべきでは。
- ・電源系トランジェントで計算と実験が合わない理由。
- ・解析する系が大きくなるとたいへんでは。

などの意見, 質問がなされた。

その後, 野田氏の司会で「特性インピーダンスについて」の討論があった。

- ① 特性インピーダンスの測定値に対応する計算式。
- ② 特性インピーダンスは数値計算を行ったほうがよい。
- ③ ルータの立場からは, 特性インピーダンスを厳密にしてもあまり意味がない。物理的サイズでいって欲しい。
- ④ 我が社ではノイズシミュレーションはすでにやっている。

などの意見交換がなされ, 盛況の内に17:20に終了した。

(記・渋谷)

なお, 予稿集の残りがありますので, ご希望の方は幹事・佐藤(拓殖大 TEL 0426-65-1441)までお申し込み下さい。頒布致します。