ハイブリッドICの 技術動向 (下)

西 雄策*

The New Hybrid Technology Trends.

Yusaku NISHI*

* 株式会社東芝回路部品事業部 (〒183 東京都府中市東芝町1)
* Printed Circuit Board & Module Div., Toshiba Co., Ltd. (1 Toshiba-cho, Fuchu-shi, Tokyo 183)

2.2 プリント配線板への半導体実装 (前回つづき)

プリント配線板 (以下配線板と略す) に対し、半導体素子の組み立て法について前回 (中) にて紹介した。基板と素子の組み合わせは、概略、表6のようになろう。

また表7に各種SMDパッケージについて示す。
表6で示した中で、広義にとらえたハイブリッドICとして、有機系樹脂 (一般にガラスエポキシFR-4使用) 配線板に裸チップをワイヤボンディング、またはTAB実装するCOB (Chip on Board) とよぶ方法と、同じく有機系樹脂配線板にSMDを実装した方法が2つの大きな流れとして拡大しつつあり、後者はハイブリッドICと、配線板実装の区別すらつかなくなっている。以下に、各々について、紹介していく。

2.2.1 COB

近年、COBが注目されるようになったのは、IC / メモリカードの登場からであろう。この分野は、SMDでは厚さの制約上、実現不可能で、特にICカードは、従来から使われている磁気カードとの互換性上、0.76mmという厚さの制限があり、COB技術が適用される典型例である。

COBの定義ははっきりしていないが、一般に受け取られるのは、有機樹脂系配線板に裸チップを組み込むもので、従来から、時計、電卓、電子体温計、液晶表示素子のドライバー組み立てなどに使われてきたが、ICカードは究極の形態であるといえよう。信頼性、生産技術などを含めて、今なお開発途上といえるかもしれない。図17はICカードにおけるCOB構造の例である。

最近、ICカードも、液晶表示、発振子、ペーパ

表6. 配線板と半導体素子の組み合わせ

配線板 配線材料	セラミック基板	金属ベース基板	有機系基板
	厚膜、薄膜 Ag / pd など, Al, Ni	厚膜、銅エッチング (一部金めっきなど)	銅エッチング / 一部金めっきなど
半導体素子			
裸 状	ワイヤボンディング フリップチップ TAB	ワイヤボンディング TAB	ワイヤボンディング TAB 通常COBと呼称
各種SMD形 パッケージ	はんだ付け	はんだ付け	はんだ付け
SOP, SOJ, PLCC, QFPなど	汎用型ハイブリッド ICの主流	ハイパワー用など特殊 な場合に使われる	通常SMT型 (最も普及している)

ーバッテリー，他多数の能受動部品を含む多機能型が開発，発表されるようになり，究極の実装技術の一大方向として注目されている。メモ리카ードは，ICカードほどの厚さの制約はないものの，通常1.0mm～3.2mm厚であり，大容量の場合は図6（「ハイブリッドICの技術動向（中）」参照）のように裸チップ実装が行われるが，数年前から，厚さの薄いVSOPというフラットバック型パッケージが開発され，SMTとしても用いられるようになってきた。メモ리카ードも，電子手帳の辞書，パソコンのソフト用，外部メモリなど用途が広がりつつある。

ICカードは，その応用する上での各種条件が未整備であり，まだ，試作，開発段階であるが，近い将来量産に入れば，おそらくTAB化が主流となろう。このほかに，端子のない無線カード，ICとメモリ，一部ASIC（ゲートアレーなど）を含んだ多機能カードなど，COB技術はますます重要となってきている。次に，COB技術の他の応用例を紹介する。

前述の電卓，時計，電子体温計などはほとんど半導体チップ1個／ボードであるが，多数のチップを用いた例にサーマルヘッド，LEDプリントヘッド，読み取り用イメージセンサなどがある。これらのデ

表 7. 各種SMDパッケージ

	外形	略号	名称	リードピッチ	ピン数
1		SOP	Small Outline Package	1.27 mm	8～32
2		PLCC	Plastic Leaded Chip Carrier	1.27 mm	18～84
3		QFP	Quad Flat Package (Plastic)	0.65, 0.80, 1.0 mm	44～100
				0.65 mm	128～208

図17. ICカードのCOB構造図

バイスは，ハイブリッドICとはいえないまでも，ハイブリッド技術を用いた応用例といえる。サーマルヘッドは，プリンタ，ワープロ，ファクシミリなどの印字ヘッドとして量産され，今日，OA機器分野における重要部品となっている。開発当初はセラミック基板上に発熱抵抗体と半導体組み立てが同一基板上で行われたが，コストを下げるため，半導体実装部にプリント配線板が使われるようになった。図18に構造図を示す。解像度が8本/mmの場合は，ワイヤボンディングが使われるが，16本/mmになるとボンディング数が数千本に達し，フリップチップ法が適用される例も報告されている¹¹⁾。

以上のほか，COBの例としては，プラスチックPGA（Pin Grid Array）や，配線板上に複数個の関連ICを搭載し，モールドして，あたかも1チップLSIのようにしたDIP，FP，QFPなどがある。このように，COBは今後も，ハイブリッドICとはいえないような分野をカバーする技術として拡大していくであろう。

2.2.2 COG（Chip on Glass）

液晶パネルは，ワープロ，パソコン，液晶テレビなど，関連機器の表示デバイスとして使われるようになってきた。大容量化に伴い，高密度，多端子化の方向にあり，従来ワイヤボンディングやTABが用いられていたが，低融点はんだまたは導電性接着剤による液晶パネルのガラス上に直接，裸チップを搭載する方式，いわゆるCOG方式が開発されつつある。この方式は，図19に示すように，ICチップ全面にバンプを形成するため，多端子のドライバーには最適で，かつ低温接続であるため液晶をいためることなく，接続される配線板の配線も酸化さえ注意すれば選択の幅が広がり，有利な方法といえる。しかし，接続材料，方法，封止樹脂など，品質，信頼性確保の面で，十分な配慮が必要である。

図18. サーマルヘッドの構造図

導電性接着剤または低温はんだを用いたCOG技術はまだ開発途上であるが、液晶のように200℃以上の高温が適用できない素子や、低価格接続を要求される分野への応用が期待される。

2.2.3 COW (Chip on Wafer)

フリップチップ法は、前述のように、接続に要する面積が最も小さく、高密度、超小型化に最適である。また、配線による信号遅延や、電源電圧低下に対しても有利であるので、今後、超高速信号処理を必要とする分野に、このCOW技術は重要な意味を

もってくる。東芝では^{12),13)}、シリコンウエハを用いて多層配線を形成、インピーダンスを制御した配線板上に多数のフリップチップ状LSIを実装したCOW技術を開発した。将来の超高速実装技術の1つの方向として注目される。図20に、構造断面図、図21に応用した例(DSPモジュール)、図22に、バン

2.3 SMT (表面実装技術)

前回にて、SMT化の進展で、各能受動部品の形態が変わることについて紹介した。

SMT実装方式は、従来の挿入型実装方式から徐々に混載方式、全面SMT化へと進み、実装密度も大幅に向上、この流れにそって、また部品も変わるというように相互に影響しながら、発達してきた。実装形態の変化を表8¹⁴⁾に示す。

現在、配線板実装として混載方式が一般化しており、全面SMTはハイブリッドモジュールや、一部のメモリボードなどに限られるが、これはアナログ系回路、電源回路、パワー回路、コネクタなどSMD化が困難な部品が残っているためである。したがって、実装工程はたいへん複雑なものになっている。以下にその実装法について述べる。

2.3.1 部品搭載とはんだ付け

SMDを配線板に搭載する方式には、①部品を順次のせていくワンバイワン方式から、②複数の部品を同時にのせていくインライン方式、③マトリクス治具に供給された部品を一度にのせていく一括方式まで各種あり、生産量、部品の形態、設備価格など種々の点を考慮の上、選択すればよい。チップマウ

図19. COG接続部模式図

図20. COW断面構造図

図21. COWの応用例(回路はDSP)

図22. COWに用いられるバンプの写真

表 8. 配線板実装の変化

方 式	(1) 従来方式	(2) 混載方式	(3) 混載方式	(4) 表 面 実装方式	(5) COB方式
構 造					
内 容	表面リード付き部 品	表面リード付き部 品 裏面実装部品	表面リード付き部 品 両面実装部品	両面実装部品	表面 I C ベアチッ プ 両面実装部品
部 品 実 装 密 度 (個 / cm ²)	1 ~ 4	3 ~ 7	5 ~ 9	6 ~ 11	7 ~ 14

ンタは専門メーカーが多数社あるが、紹介は省略する。

部品搭載上、今後に残された問題は異形部品（例えば、大型コンデンサ、コネクタ、ケーブル、スイッチ、コイルなど。ただしこれらも、順次 SMD 化^{15, 16)}されつつある）と CPU、ASIC など 100 ピンを超える大型 QFP の実装技術である。特に後者は、今後の開発が待たれる。通常 SMT 部品のはんだ付けは図 23 のように行われており、(1) の例は SOP、QFP、SMD 対応スイッチ、コネクタ等で、(2) は C、R、Tr、Di などの実装プロセスである。多くは回路形成上、(1)、(2) の混合例であり、(2) の場合ははんだ付けは、フローソルダリングで、はんだ付けの信頼性を上げるため、図 24¹⁴⁾ のようにさまざまな工夫をしたものが市販されている。

F P、QFP など IC を含むはんだ付け法は、クリーム状はんだを印刷またはディスペンサを用いた方法であらかじめ配線板上に塗布したのち、加熱するリフロー法が用いられる。加熱溶融する方法には、表 9 に示すように多数あるものの、現在、全体加熱方式では赤外線リフロー法と熱風法が使われ、最近では、IC にダメージを与えることが少なく、他の部品のかげになる部品にも有効な熱風循環式が多用されるようである。

局部加熱方式は 2 次リフロー用として、特に大型 QFP のマウントに適している。

ASIC 用には 200 ピンを超えるピン数が必要なものもあり、ピン間隔が 0.65 mm から 0.5 mm、さらには 0.4 mm の開発が行われだんだん狭くなっている。東芝で開発したレーザー加熱方式マウントは、パターン認識のほかに、はんだクリーム供給コントロール、位置合わせなどを半自動化しており、348

図 23. SMT 部品の実装ライン

デュアルウェーブ方式
(日本電熱計器)

ガス噴流方式 (弘輝)

図 24. フローソルダリングの改良例¹⁴⁾

ピン QFP を 4 辺同時にレーザー照射し、15 秒 / 個ではんだ付けが完了する。このような、レーザーマウントは、数社から発表されており、パルスヒート式（抵抗加熱法）とともに注目されている。

一方、VPS (Vapor Phase Soldering) はふっ素系不活性液の蒸気中（通常 215℃）で加熱するため、均一加熱ができるものの、液体の価格が高く、ランニングコストは無視できないため、また有害ガス発生など安全性の問題もあり、特殊な場合を除き使用例は少ないが、装置や溶媒の改良が進められて

表 9. 各種リフローソルダリング法の比較

項目	加熱方法	全 体 加 熱 方 式				局 部 加 熱 方 式			
		赤外線リフロー	VPS (ペーパー フェーズ溶ダ)	ホットプレート	熱 風	レーザ	光ビーム	ホットエアー	接触加熱
特 徴		最も普及	洗浄と同時に できる	セラミックに 有利	赤外線炉とほ ぼ同じ 温度管理容易	他の部品をい ためない 精度良	赤外光ビーム 集光	温度管理難	パルスヒート 法として 利用例あり
運 転 コ ス ト		○	×	○	○	○	○	○	○
イニシャルコスト		○	△	○	○	△	○	○	○
メンテナンズ性		◎	○	◎	◎	△	△	○	○
安 全 性		○	×	○	○	△	○	○	○
生 産 性		◎	◎	◎	◎	○	△	△	○
総 合 評 価		良 大型FPは 不利	溶剤コスト大 フロン規制 対象外だが？	熱伝導性の点 でPWBは不 利	良 将来は多用さ れる	二次リフロー 用に有効	レーザより条 件コントロール 難	生産性難	二次リフロー 用、狭ピッチ に難

ベーパーフェーズソルダリング炉（Dynapert-HTC、他）

図25. 遠赤外線リフロー炉とVPS炉の概略図

図26. マンハッタン現象とウィッキング現象

のみならず、実装技術の根幹となる重要技術で、関連する自動機器も多数のメーカーがこの分野に参入、輸入機器も含めると50社前後にのぼるとみられる。SMDは今後ますます極小化し、位置精度の要求はきびしくなり、コンピュータコントロールが一般化しつつある。SMTシステムの概念図の一例を図27¹⁷⁾に示す。

3. ハイブリッドICの応用

前章までに、ハイブリッド技術について、最近の状況を紹介してきたが、半導体をどう実装するかという大きな技術分野の根幹となるものであることを理解していただけたと思う。したがって応用する分野もまた非常に広く、配線板実装との区別がなくなったといえるが、概略まとめると図28のようになろう。

ハイブリッドICは、以上のように、従来型をさらに発展させる方向と、新しく開発、製品化される新ハイブリッドICに区分されようが、その境界も

いるので、本方法も重要といえる。図25にリフロー炉を示す。

リフロー式はんだ付けは、予備加熱、均一加熱、はんだクリームの選択など、コントロールすべき項目が多数あり、十分な予備実験などによる条件設定が必要である。図26のように、R、Cチップなど小さい部品が立ち上がるマンハッタン現象や、はんだが、ICリードに昇ってしまい、接続部がオープンとなるウィッキング現象が起こることもあり、均一加熱はキーポイントである。防止法など詳細は文献¹⁴⁾を読んでいただきたい。

以上に述べたSMTは、現在、ハイブリッドIC

図27. SMTのシステム構成例

图 28.

なく、実装形態もさまざまであり、応用する分野もまた、多様である。

将来の方向として、部品が電子、情報機器の分野へハイブリッド I C 化、またはモジュール化、SMT 化の形で、入りこみ、さらに L S I 化、A S I C 化がこの動きに加速しているといえる。このような技術の変化は、Vertical Technical Integration ともいわれ、電子機器の性能向上の要求で、この方向へ移行すると思われる。機器の変化としては、

- ① 超小型化，薄型化
- ② 高速化，高周波領域移行
- ③ 多機能化，多樣化

などであろう。

応用分野はあまりにも広く、具体例を一つ一つ紹介するのは控えるが、多くの例が、関連雑誌、文献等で紹介されているので、参照していただきたい。

4. ハイブリッドICの今後の動向

電子部品の実装レベルは、図15((中) 参照)のように、3つの段階からなるが、だんだんと第1段階から第3段階までの間の区別がなくなりつつある。前章で述べたように、ハイブリッドICとしてではなく、ハイブリッドテクノロジーとしてとらえるべき状況になりつ

図29. 基板配線幅と機能，集積度の方

つあるといえる。もはや従来型ハイブリッドICは，SMT型配線板実装と，新ハイブリッドICにはさまれ，縮小傾向に追いつまねつつあるのが現状であろう。拡大解釈したハイブリッドテクノロジーとしてとらえた，今後の方向を図29に図示する。

どのレベルも配線幅は微細化し，機能，集積度が，大きくなる方向となり，かつ，配線板実装が，ASICや，高機能化したハイブリッドICを含みつつ，SMT化の方向へ動いているのである。究極の実装の姿はデジタル系を超LSIし，入出力デバイスを含んだ，ワンボードSMT型実装となろう。この段階の配線板は，SMT化と共に，一部は機器筐体もかねた各種デバイスを含む機器そのものに近い姿になるであろうと思われる。携帯型機器にその将来の姿を見ることができる。図30に，関係を図示する。

電子，情報機器は，今後ますます高度化していくものの，大きさは小さくなる傾向にあり，デスクトップ化，ラップトップ化，ポータブル化の方向に向かい，ハイブリッドマイクロテクノロジーは，ASICなど高度化した超LSIをのみこみつつ，この方向を支えるキーテクノロジーとなっている。ハイブリッドICとして，測定技術，シュミレーション技術，ソフトウェア技術（設計を含む）など，多くを紹介せねばならないが，紙面の都合で別の機会としたい。

図30. 将来のハイブリッドテクノロジーの姿

ハイブリッド関連技術が，将来のキー技術の一つであることを理解していただければ幸いである。

(1989. 5. 15一受理)

文 献

- 11) T. Kubota, K. Ichikawa, M. Suzuki : "High-Density Flip-Chip Bonding Technique for 400 DPI Thermal print Head", ISHM '87 Proceedings, pp. 662 - 669, 1987
- 12) T. Sudo, et al. : "High-Density Multichip Module by Chip-on-Wafer Technology" ISHM '88 Proceedings pp. 314 - 318, 1988
- 13) K. Athaleen, M. Kearney : "Toshiba Develops Multichip Module", Semiconductor International, p. 28, Mar., 1989
- 14) 本多 進 監修 : "先端高密度表面実装技術", トリケップス, pp. 13 ~ 36, 1988
- 15) 宮本 豊 : "'89年度市場展望・技術展望 コイル", エレクトロニクス実装技術, pp. 29-33, Mar., 1989
- 16) 高木祐司 : "'89年度市場展望・技術展望 スイッチ", エレクトロニクス実装技術, pp. 37 - 41, Mar., 1989
- 17) 後藤修一 : 電波新聞, 2, June, 1988