ハイビジョンテレビの実装対策 とノイズ対策

Mount Technology & Noise Reduction
on HDTV

山田 英幸*¹ 小松 信夫*²
榎場 正男*³ 森田 紘二*³

1. はじめに

ソニーは、32 型のフルスペック・ハイビジョンテレビ「KW-3200 HD」を 1992 年 7 月に発売した。このテレビは第 2 世代の MUSE デコーダを搭載し、従来の約 5 倍の情報をもつハイビジョンの素晴らしい画を映し出すことができる。バルセロナ・オリンピックの名場面をハイビジョン放送で楽しまれた方もおられると思う。

KW-3200 HD は、MUSE デコーダを初め、さまざまな楽しい機能を内蔵しており、回路基板は小型化と高信

頼化の実現のため、高密度実装技術やいろいろの工夫を図った。従来のテレビに比べ、デジタル回路や広帯域ビデオ回路など各種回路から出るさまざまな信号周波数間の干渉による画面障害と、機外への不要輻射妨害を防止するノイズ対策が重要になる。

本稿では、KW-3200 HD の基板実装技術、MUSE デコーダのノイズ対策、EMI シールド基板の特性について紹介する。

2. MUSE 基板とクロック

今日のテレビには、デジタル回路が多く使われている。デジタル回路を使用した機器には、常に高調波ノイズの問題が付きまとう。特に商品化には、このノイズ対策技術が非常に重要である。ハイビジョンテレビの心臓部である、MUSE デコーダのノイズ対策技術を紹介する。

Fig.1 Full specification HDTV set
(KW-3200HD).

Fig.2 MUSE decoder PCB.

- * 1 Hideyuki Yamada▷ソニー(映像機器開発本部/SONY Corp., Display Development Group.
- * 2 Nobuo Komatsu▷同電子デバイス事業本部/SONY Corp., Electronic Devices Group.
- * 3 Masao Kayaba, Kouji Morita▷同映像関連技術部門/SONY Corp., Display Engineering Productization.

Fig.3 Clock flow.

Tab.1(a) Clock frequency in the MUSE decoder. (MHz)

	VCXO	Divided frequency	Purpose
F1	97.2	-----	Video system clock
F2	"	48.6	Video system clock
F3	"	32.4	Video system clock
F4	"	16.2	Video system clock
F5	44.55	-----	Video time axis expansion
F6	18.432	-----	Sound system clock

Tab.1(b) Internal jamming frequency. (MHz)

Broadcast		Jamming		Beat frequency
CH	Frequency	Frequency	Higher harmonics	
2	97.25	97.2	97.2×1	0.05
5	177.25	178.2	$44.55 \times 4, 16.2 \times 11$	0.95
8	193.25	194.4	$48.6 \times 4, 32.4 \times 6$	1.15

Fig.1にKW-3200 HD, Fig.2にMUSEデコーダ基板を示す。MUSEデコーダは、衛星から送られてきたMUSE方式の信号を、ハイビジョン信号にデコードするものである。

今回は第2世代MUSE・LSI（日立、富士通、TI、ソニーの4社で共同開発）を使用することにより、第1世代で150個使用していたICを30個にまで削減することができ、大幅な小型化、低消費電力化、コストダウンを実現することができた。基板面積、消費電力とも、第1世代と比較すると3分の1程度である。

MUSEデコーダは、その信号処理に多数のクロック周波数を使用しているため、設計当初からノイズ対策を

Vol.9, No.3

考えておき、事前に盛り込んでおく必要がある。この場合のノイズによる妨害には、2つのレベルがある。ひとつはいわゆる不要輻射としての機外妨害、もうひとつは機器内の映像系と音声系にノイズを与える機内妨害である。どちらの妨害に対しても、発生源を完全に抑えることが重要である。

Fig.3に、MUSEデコーダのクロックとその流れについて図示する。97.2 MHz (VCXO) から分周された16.2 MHz, 32.4 MHz および 48.6 MHz と、時間軸伸長の44.55 MHz (VCXO) が主に映像処理で使用され、18.432 MHz は音声処理で使用される。全部で6種類のクロックが常に動作しており、信号レベルは、5 V CMOS レベルである。

Tab.1 (a)にクロックリストを示す。MUSEデコーダのクロック高調波のうち、いくつかはチューナ部に飛び込み、2 CH, 5 CH, 8 CHに縞模様のクロスビートを引き起こす原因になる。Tab.1 (b)に、この関係のクロック高調波、放送周波数、ビート周波数を示す。

3. ノイズ対策設計

MUSEデコーダ基板で実施した対策を列記する。

- ①4層基板の使用
- ②アナログ／デジタルGNDの分離と接続
- ③スルーホール接続
- ④入出力対策
- ⑤EMSCANの利用

①4層基板

内層に電源・GNDを、外層に信号パターンを配線した。外層で空いた部分はベタGNDとし、内層GNDと多点で接続（TH）することにより5～6 dBの効果が見られた。4層基板の構成は別に詳述する。

②アナログ／デジタルGNDの分離と接続

基板内のGNDはデジタル部とアナログ部とで分離しているが、それぞれのGND間で電位差を生ずる所が出るため、数箇所直接接続を行っている。これはEMSCANで測定しながら、最も効果のあるポイントを搜した。10 dB以上の効果を得ることができた。

③スルーホール接続

この基板で使用しているLSIは、すべて表面実装タイプであるので、GNDピンはパターンでGNDと接続させる必要がある。しかし、単にGNDと接続しているのではなく、近くのベタGNDと接続し、多数のTHにより内層GNDとも接続している。このGND強化はノイズ低減効果もあるが、熱を基板内に拡散する効果も見逃してはならない。Fig.4 (a)にLSI周囲のGNDに配

Fig.4(a) No connection pins are joining vast GND pattern.

Fig.4(b) Many VIA holes located around shield case terminal.

した TH を示す。

シールドケース足の周囲も、内層 GND に多数の TH を増やして GND のインピーダンスを低く抑えることができた。同図(b)にこれを示す。

④入出力端子対策

MUSE デコードと接続する電源、各種信号の端子には、信号の種類により EMI フィルタを使い分けて対策を行った。それらを Tab.2 に示す。

Tab.2 I/O Terminal EMI filter.

Terminal	EMI Filter	Effect
Audio	Solid inductor	Low pass filter
Video	LC Type filter	Low pass filter
Clock	47pF	Low pass filter
Mode	1000pF	Low pass filter
Power	0.1μF	Low pass filter

Fig.5 EMSCAN (Spectral & noise levelmap).

⑤ EMSCAN

今回のノイズ対策に使用した測定システムである。1,280 個 (32×40) のループ・アンテナを使い、周波数の強度分布と、特定周波数の平面強度分布を測定することができる。これらを使い、デジタルとアナログの GND 接続ポイントを捜したり、放送周波数帯に直接影響を与える周波数 (クロック高調波) に対して強力な対策を施すことをしたり、非常に効果的な対策を選ぶことができ、素早く基板設計にフィードバックすることもできた。ノイズ対策の検討に要した時間は約 1.5 日だけで済んだ。実際のノイズ電界の分布は、強度に対応した色別表示だが、ここには模式的に表したノイズ平面強度分布とノイズ周波数分布を Fig.5 に示す。対策前のスペクトラムと基板内の平面強度の分布が、対策後は見事に低下したことがわかる。

4. EMI シールド基板のノイズ削減特性

今回ノイズ対策と並行して、当社の EMI シールド基板で検討したこの特性を紹介する。

①基板構造

この基板の断面構造を Fig.6 に示す。通常の基板の上に GND に接地されたシールド板が貼り合わされていて、

Fig. 6 Cross section.

Fig. 7 EMI shield PWB process.

基板から発生するノイズを低減する。

② EMI 基板製造プロセス

通常の基板と同様の方法で表面レジストまで作り、その上に絶縁材としてアンダーコートを形成し、その上にシールド層となる銅ペーストを形成して、さらにオーバーコート層シンボルインクを形成して、後工程に進む。Fig.7 にこのプロセスを示す。

アンダーコートから銅ペースト、オーバーコートはいずれもスクリーン印刷法によって作るため、部分的に選択してシールドが可能であり、また基板の両面にシールド層を設けることも可能である。

③ MUSE デコード基板でのノイズ削減効果

EMI シールド基板を使ったときに、48.6 MHz クロックが Tab.3 に示すように減衰する。未対策基板に比較して、GND を TH を増して強化した基板は -4 dB の削減、この上に銅ペーストを形成した EMI シールド基板では -6 dB 減衰する。

④ 18.4 MHz (VCXO) 基板のノイズ削減

Tab.3 Noise level. (48.6MHz)

Condition	Noise level	Effect
Prototype version	46dB	—
Added GND pattern	42dB	4dB
EMI Shield board	40dB	6dB

Fig. 8 Noise reduction of EMI shield board.

クロック周波数 18.4 MHz、信号レベル 6 V の基板に、EMI シールド基板を使った効果を Fig.8 に示す。50 MHz 以上で -20 dB 以上効果がある。

5. 基板構成

ハイビジョンテレビは、4 層基板、両面基板、片面基板の合計 20 種類で構成されている。Tab.4 に構成を示す。デジタル処理用 LSI が多数搭載され、多くの配線が必要となる MUSE デコード用基板には 4 層基板を、フィーチャー回路には、両面実装でリフローが対応できる両面基板を、高圧電源回路には、耐トラッキング特性を満足する片面基板を採用している。

① MUSE デコード用基板の設計

4 層基板を採用したデジタル回路と周辺のアナログ回路を含む MUSE デコード用基板は、ケーデンス社の ALLEGRO を使用し、設計した。

ネットリスト（ピンからピンへの接続データリスト）を介しての設計は、途中変更の際にメリットがあり、今回のモデルの日程短縮に大変効果があった。回路図から

Fig. 9 Connect to each LSI by shortest.

ネットリストを作成し、これを CAD に入力する。CAD 上では、ネットリストにより部品間の接続情報が画面に表示され、パターンを結線していく。途中変更はこのネットリストを変更するだけで、ラッツネスト（画面上にネットリストを基に配線する 2 点間を表示する）が使える。画面上に変更になった配線経路が表示され、これに従い、簡単に確実に結線できる。MUSE デコード用 IC は、信号線の配線を最短距離で結線できる位置に配置する (Fig.9)。

その後、CAD による自動配線やノイズシミュレーションを使い、基板の設計日程を短縮し、さらにパターン配線 1 本毎に DRC（基板設計ルールに従ったチェック）ができるため、基板設計後のチェックも非常に楽になった。このようにして、配線のミスを著しく減少させ、品質の良い基板ができた。

② 4 層基板

基板の内層には、電源・GND 回路の配線を行い、外層には信号回路の配線を行った。配線ルールとして最小パターン幅・間隙ともに 0.15 mm としている。これは、他の両面基板や片面基板と同様の製造ハンドリングができるように、銅箔ピール強度やエッチング精度を考慮したためである。また、電気接続用 VIA ホールは、 $\phi 0.4$ mm の小径を採用して密度を上げた。外層における GND 回路には多数の VIA ホールを配置し、導通抵抗値を低減させている。

部品の実装は、チップ部品とディスクリット部品の混載であり、基板には、自動装着機用のガイド穴を設け、穴位置精度を確保するため 1 次加工穴仕様とした。パターンとソルダーレジストは、印刷法より位置精度再現性の良い写真法（液状レジスト）を使用し、生産性を向上させた。外形は、量産対応用のため金型による加工とし、基板表面は耐熱ブリフラックス処理し、はんだ付け品質を保証した。基板板厚は、部品リードのクリンチ（リード線曲げ）量を両面基板や片面基板と同様にするため、

Tab.4 Composition OB PCBS.

	4 Layer board	Double sided board	Single sided board
Mount condition	Double sided mount	Double sided mount	Single sided mount
Parts	Chip parts & discrete parts	Chip parts & discrete parts	Discrete parts
Soldering	Reflow+Flow	Reflow+Flow	Flow
Base material	FR- 4	CEM- 3	FR- 1
Design rule	0.15mm	0.25mm	0.25mm
Aspect ratio	4	3	—
Boards	3	10	7

1.6 mm とした。

③両面基板

MUSE デコーダ用基板以外のフィーチャー基板は、両面基板を使用した。基板設計ルールは、最小パターン幅・間隙ともに 0.25 mm としており、基板製造上の歩留りを向上させている。しかも、基板アスペクト比は 3 以下としたため、基板品質は良好で安心して使用できた。基板サイズは、キララバツソと同じ 245×162 サイズを採用し、同じ量産ラインで生産できるものとした。外形は金型による加工としている。基板表面は、これも耐熱ブリフラックス処理をした。

④片面基板

電源・偏向回路用基板には、高圧回路に適した耐トラッキング特性（ソニー法によるパターン間のトラッキング電圧：200 V 以上）を有する、紙フェノール基材の片面基板を採用している。部品の実装はディスクリート部品のための片面実装であり、基板設計ルールは、最小パターン幅・間隙ともに 0.25 mm を採用している。また、市場での品質を確保するため、はんだフィレットを高くす

る、ランド形状やハトメを採用している。基板サイズは 245×328 を基本とし、幅方向を 245 mm に統一している。基板表面は一般的なブリフラックス処理をした。

6. 今後の課題

ハイビジョンテレビは、各社から続々と発売されてきており、いよいよ各家庭への普及に向かってさらなるコストダウンが必要となる。

実装面では、LSI 化の進む IC システムを、高精細な基板に高密度に実装する技術が求められる。これを品質良く実装できる新基板の開発実用化と多層基板設計 CAD の進歩、また小型・高密度化に伴い、より一層ノイズの影響が大きくなるため、ノイズ削減技術が重要になる。さらに、デジタル化、多機能化による消費電力のアップをいかに削減するか。信頼性向上のために重要な機内温度の低下のために放熱設計も重要になろう。しかも、これらのシミュレーションにも設計の早い段階から取り組む必要がある。

【執筆者紹介】

山田英幸(やまだ ひでゆき)

ソニー(株)映像機器開発本部 ハイビジョン開発部

小松信夫(こまつ のぶお)

ソニー(株)電子デバイス事業本部 エレクトロケミカル事業部

榎場正男(かやば まさお)

ソニー(株)映像関連技術部門 コンポーネント技術部

森田紘二(もりた こうじ)

ソニー(株)映像関連技術部門 コンポーネント技術部