フルアディティブ基板を用いた TCP および多ピン QFP の実装

The Attachment of Fine Pitch TCP and High Pin Count QFP (Fine Pitch) with Full Additive PWB

協原 義範*¹ 森 茂樹*²

1. はじめに

近年の LSI チップの高機能、高速化は、パッケージングや実装方法にも影響を与え、従来技術ではもはや LSI チップの性能が充分活かせない状況下にあるといえる。このような中、これまで軍用、大型計算機などの分野での応用に限られていた高密度実装技術が、さまざまな形態で、WS、通信機器などに採用され始めた。現在、この高密度実装技術において、高歩留り、高信頼性を得るためのアプローチが関連業界において多様な角度から行われている。しかし、通常使用される部品のリードのピッチが 0.5 ミリから 0.3 ミリをも切るようになると、特に実装される基板側の性能をものはや無視できなくなる。

Fig.1 The cross section of full additive PWB.

*1 Yoshinori Wakiyara

イビデン(株)技術開発部MCM課/IBIDEN Co.,Ltd. 1st Section Technology & Development Dept.

*2 Shigeki Mori

イビデン(株)電子関連事業本部プリント板営業部/IBIDEN Co.,Ltd. PWB Development Dept.

当社はプリント配線板およびパッケージを中心とした電子部品の製造、販売を行っているが、一方でこれら当社製品への部品実装の検討をも積極的に進めている。

今回は、当社のアディティブ基板を用いた 0.3 ミリピッチ以下の部品の高歩留り、高信頼性実装のためのアプローチを示し、将来の MCM-L への展開の可能性を示すこととする。

2. フルアディティブ基板の概要

絶縁基板上に、無電解メッキなどによって導電性材料を選択的に析出させて、導体パターンを形成する方法をアディティブ法という。

フルアディティブ基板は、銅箔なしの接着剤付き積層板の上に感光性レジストパターンを形成し、導体回路を無電解銅メッキのみで形成するため、導体厚さが均一で平坦性がよい。また、メッキのつきまわり性が良いのでスルホールの小径化に適している。

導体幅は、メッキレジスト精度のみに依存するため、高精度な微細パターンの形成が可能である。さらに、製造プロセスがサブトラクティブ法より短く短納期化が可能である等、すぐれた特徴がある。Fig.1 に、フルアディティブ基板のパターン断面（長方形状）を示す。

3. 供試材料

3.1 基板

TAB および QFP 実装に供するため、以下の 2 種類の試験基板を準備した (Fig. 2)。

TAB 用、QFP 用の設計仕様を Fig.3 に示す。パッド幅は、パッケージリード幅寸法、実装精度を、パッド長

SHM 会誌

Fig.2

TAB: 0.2ミリ-500ピン

QFP: 0.3ミリ-160ピン

Fig.4

TAB用(0.2ピッチ)

QFP用(0.3ピッチ)

パッド長 ↓	→	パッド幅		
		0.10	0.12	0.14
1.60			○	
1.90		○	○	○
2.20			○	

パッド長 ↓	→	パッド幅		
		0.10	0.14	0.16
1.10		○	○	○
1.40		○	○	○
1.80		○	○	○

Fig.3

さは、リード長さ寸法、実装精度、適性はんだ量を考慮に入れ設計した。

3.2 TAB および QFP のリード形状

Fig.4 に示す。

3.3 実装のプロセス

以下に実装のプロセスを示す。

TAB 実装

はんだペースト印刷（一文字印刷）→プリフラックス
→エアリフロー炉→TAB 実装（熱圧着）

QFP 実装

はんだペースト印刷（メタルマスクでパッドへの個別印刷）→QFP 実装→リフロー炉

3.4 はんだペースト

共晶、フラックス含有量：11%以下、粒径：20~30 μm

4.1 はんだ供給

現状ファインピッチ対応の基板へのはんだの供給としては、電解メッキ、無電解メッキ、その他があるが、ここではアディティブ基板の特徴を生かすため、TABもQFPもメタルマスクを使用して、SMT 部品用パッドへのはんだ供給が同時に行えるはんだペーストの“一文字印刷法”を取った。

Fig.5 に 0.2 ミリピッチ TAB 実装用パッドへのはんだ供給の結果を示す。Fig.6 と Fig.7 には、0.3 ミリピッチの QFP の実装結果を、それぞれサブトラクティブ法基板への実装結果の比較で示す。Fig.5 より、リフロー後のはんだ厚さ 20 μm ではんだ過剰となり、30 μm では平均 10%近いはんだブリッジ（ショート）が出ていることがわかる。Fig.6 と Fig.7 より、アディティブ基

Fig.5 Failure rate vs. The distance between two pads at each of solder thickness.

4. はんだ処理

3. で用意した基板へのはんだ供給について述べる。

Vol.9, No.6

Fig.6 Failure rate vs. Solder thickness.

Fig.7 Failure rate vs. Solder thickness.

板はサブトラクティブ基板と比較したとき、パッド幅が狭いほど、はんだ量が多いほど、ブリッジの発生抑制に効果があることがわかる。

4.2 TAB および QFP の必要はんだ量

TAB 実装用パッドの寸法を一定にして、はんだ供給量を 10, 20, 30 μm と変化させた基板（ブリッジの無い状態）へ TAB を実装し、プルテストによってリードとパッドの間での剥がれの発生度を調べることで、必要はんだ量の決定を行った。Fig.8 にその結果を示す。

はんだ量の増加に従い、明らかに剥がれのモードの頻度は減少している。一方、計算により今回使用の QFP を接合するのに必要なはんだ量は 0.013 mm^3 と算出することができることから、必要はんだ量を 80 μm とした。TAB においても同様に 30 μm とした。

4.3 必要はんだ量の供給

4.2 で TAB の接合に必要なはんだ量を決定したが、

Fig.8 Frequency of peeled off leads with thickness of solder.

Fig.9 Structure of full additive PWB.

Fig.10 Failure rate vs. The distance between two pads at each of a difference in level.

永久レジストと銅導体の厚みの差が 5 μm の状態で必要はんだ量を安定して供給することは不可能であった。したがって、Fig.9 に示すように、先の厚みの差を 20 μm と大きくすることで永久レジストをはんだに対するダムとして働かせ、その中にはんだブリッジの原因となる過剰はんだをパッド上に保持させることとした。Fig.10 にその結果を示す。厚みの差 5 μm 時に比べはんだブリッジの発生率は 1/10 以下に抑えられ、永久レジストによるダムがはんだに対して有効なことが確かめら

Fig.11 The cross section at each of the difference supplied solder.

れた。

5. 評 価

このようにしてはんだ供給を行った基板に 0.2 ミリピッチ、500 ピンの TAB を実装した結果は、100 ピース中、はんだブリッジ、TAB リードのズレ無し、という良好なものであった。これに対し、ギャップ 5 μm の基板への実装では、そのおよそ半数にリードのズレおよびそのズレに起因すると考えられるはんだブリッジが発生した。Fig.11 に、ギャップ 5 μm と 20 μm のそれぞれの場合におけるはんだ供給後の断面写真を示す。いずれも上に凸のはんだ形状であるが、ギャップを積極的に設けた側ははんだ凸部の頂上が永久レジストの高さとほぼ同じとなっていることがわかる。このために実装時に位置合わせされたリードがずれにくくなったものと考えられる。

6. 接合信頼性確認

6.1 接合強度

はんだ接合強度は、ハンディタイプのダイヤルテンションを使用し、Fig.12 に示す通り、それぞれの方向 (TAB: 基板に対して垂直。QFP: 基板に対して平行) に部品のリードを引っ張った。

Vol.9, No.6

Fig.13 に示すように、リードを引っ張ったとき、リードは引き剥がし力とせん断力に分けられ、○印に示したヒール部フィレットに力がかかる。この力に対して、密着力 (はんだとリード) が等しくなる。これが接合強度となる。

Fig.14 のグラフに 0.2 ミリピッチ TAB を実装したときの接合強度測定結果を示す。グラフより、接合強度 $X = 92.5 \text{ g/リード}$ である。ほとんどがリード破断モードで強度が測定されているため、問題なく十分な強度が得られていると考えられる。

Fig.12 Schematic drawing of a method of test.

Fig.13

Fig.14 The number of leads vs. Pull strength.

Fig.15 Peel strength vs. Pad width.

Fig.15のグラフに0.3ミリピッチQFPを実装したときの接合強度測定結果を示す。グラフより、フルアディティブ基板使用時の強度は、サブトラクティブ基板使用時の強度と比較して、同等のレベルといえる（リード幅に対し、実用パッド設計幅の場合）。また、はんだ厚が増加することにより、強度も増加するといえる。ただし、はんだ厚が増えても、強度は80 μm を少し過ぎたあたりで変化しなくなると考えられる。

6.2 環境試験

本稿3.～5.によって得たTABおよびQFPのリード-パッド間のはんだ接合の信頼性を確認するため、熱衝撃、温度サイクル等の各種試験に供し、引っ張り強度を測定することでのはんだ接合の信頼性評価を行った。試験条件はすべてMIL-STD-883Cに従って実施した。Fig.16にTAB(0.2ミリピッチ、500ピン)の熱衝撃30サイクル経過後の強度変化を、Fig.17、18にQFP(0.3ミリピッチ、160ピン)の温度サイクル500サイクルでの強度変化を示す。

Fig.16 Pull strength after each cycle.

TABの接合において、プルテストにおける破壊モードはリードとはんだの剥離破壊とリード部破壊とに分けられる。熱衝撃のみに起因すると思われるようなリードの剥離は、ひとつも確認されなかった。平均破壊強度は熱衝撃30サイクルの直後で10%強度程度の減少となったが、TABの銅箔自体の降伏強度を考えた場合、実用上問題ない値であるといえる。

QFPの接合信頼性について、ピール強度は10サイクルまでにはほぼ1/2程度までに劣化し、その後はゆるやかに劣化していることがわかる。これは基板とリードの熱膨張の差からくる応力をはんだ部が吸収し、はんだの組織が粗大化することで、リードとはんだの界面が脆弱化するモードが急激に進んだためと考えられる。はんだ量とパターン幅が10サイクル以降の強度に影響していることもわかる。さらに、パターンサイズが一定であれ

Fig.17 Peel strength after each cycle at each of pad size.

Fig.18 Peel strength after each cycle at full additive and subtractive PWB.

ば、サブトラクティブ法による基板と何ら遜色ない信頼性であるといえることができる。

また、今回試験に供した TAB も QFP もファインピッチであるため、高温、高湿バイアス試験後の絶縁抵抗の変化率の測定を行った。条件は、+85℃、+85 %、5.5 V で、TAB がパッド間隔 0.08 mm、QFP が 0.16 mm で、それぞれワースト値で $2 \times 10^9 \Omega$ と $2 \times 10^{11} \Omega$ 程度となった。

7. 応用展開

今後、フルアディティブ基板は、その特徴としての、

- ①高密度配線が高精度に形成できる。
- ②表面実装に適合したパッド加工形成ができる。
- ③パターン間の絶縁性にすぐれていることを生かすことができる。

分野（たとえば、通信機器、コンピュータ関連等）を中心に適用できる。

特に、狭ピッチのみならず、0.5 QFP 実装でも問題となっていることは少なくない。そこで、実装方式（TAB 実装または QFP 実装）を十分に考えた上で、実装コスト低減推進のため、実装歩留りに影響を与える実装条件としてのはんだ供給、パッド設計、その他基板設計を、基板の利点を生かしながら設定する。たとえば、永久レジストをダムとして利用した一文字印刷法によるはんだ供給（はんだ厚みのバラツキが抑えられる）、適性はんだ量を考えて設計したパッド寸法、基板表面平坦さを充分生かしたソルダーレジスト等の設計があげられる。これらをベースにした提案ができることが、今後の課題である。

さらに、狭ピッチ部品実装の実現と高密度配線ルールで、基板設計の自由度向上（層数の低減 8 層→6 層等）による低コスト化の実現も可能である。

8. ま と め

アディティブ基板ではファインなピッチのパッドに従来の一文字印刷法で簡単にはんだが供給でき、その量をコントロール可能なことを確認した。これは、ファインピッチのパッドへのはんだ処理が、電解メッキ法や特殊なはんだコート方法無しに従来方法によって充分可能なことを意味し、特殊な工程がなくなり、コスト的にも有利であるといえる。

今回示した信頼性データより、サブトラクティブ法による基板と比べても何ら遜色のない性能である。また、従来よりアディティブ法の欠点とされてきた諸問題が解消された現在、むしろアディティブ基板はそのファインピッチ形成能力、高歩留性、その他において、TAB および将来の狭ピッチ部品を実装する MCM-L 用基板としてすぐれた性能を示した。

現在、アディティブ基板のポテンシャルをさらににつこんだ形で定量的に評価中であり、今後の課題としては、前述の永久レジスト～銅導体間のギャップが SMD 部品、特に 1005 サイズのチップの実装性、接続信頼性に及ぼす影響を検討するとともに、さらにファインな部品の実装についても検討して行く予定である。

文 献

- 1) United States Patent: "Package for Surface Mounted Components", IBI JAPAN
- 2) 榎本：電子材料, 「高密度・高信頼性フルアディティブ配線板」, 別冊 (Oct.1988)

【執筆者紹介】

脇原義範(わきはら よしのり)

昭和 63 年岐阜大学工学部電子工学科卒業。同年、イビデン㈱入社。以来、実装技術の開発に従事。

森 茂樹(もり しげき)

昭和 63 年群馬大学工学部化学工学科卒業。同年、イビデン㈱入社。以来、プリント板の開発に従事。