MCM/CSP基板のファインパターン化はどこまで可能か

佐々木 淳*

How Far Could We Go with High Density MCM/CSP Substrate ?

Jun SASAKI*

*凸版印刷株式会社エレクトロニクス事業本部 (〒104-0028 東京都中央区八重洲2-2-7)

*Electronics Div., Toppan Printing Co., Ltd. (2-2-7 Yaesu, Chuo-Ku, Tokyo 104-0028)

1. はじめに

マルチメディア環境の急速な一般化に伴い、コンピュータにはネットワークと画像、音声等への対応が必須となり、クライアントマシンではモバイル化を究極とした小型化と高性能化への要求がますます高まっている。また、サーバではマルチメディアデータベースの具現化等、さらなる飛躍的な高速化要求が目前に迫っている。この大きなトレンドを背景として、LSIの実装技術に、今、大きな変革が始まっている。LSIの高機能化、とりわけ高速化が多ピン化をもたらし、高密度化であるシュリンク化と相まって、ベアチップとパッケージとの各々に実装用パッドレイアウトの狭ピッチ化やエリアアレイ化への変化を促しているのである。そのため、パッケージをなくしてしまうというベアチップ実装化と、パッケージをベアチップ（ベアダイ）と同じぐらいまで小型化しようとするコンセプトであるCSP（Chip Size/Scale Package）とが登場してきた。

さらに、それぞれのレベルで、エリアアレイ化が進み始めている。

パッケージ実装では、従来のQFPのようなペリフェラ

図1. 半導体高密度実装の動向

ルタイプのパッケージからPGA, BGA/LGAが増え、ベアチップ実装でも、ワイヤボンディング(WB)実装からフリップチップ(FC)実装へと向かい始めている¹⁾。

このような変化の中でMCM（Multi Chip Module）は、KGDのみならず、各種デバイスを集中的にまとめ、局所的な高密度化と高速対応を実現するための概念として位置づけられ始めている。図1、2²⁾に示すように、これまでも似たような概念はあったが、その高機能化や狭ピッチ化を具現化するための技術とインフラは新しく、業界構造への影響は必至である。その実装対応のための配線板への要求仕様は飛躍的に厳しくなっており、従来の工法による配線板の標準仕様では実現が困難となりつつある。

ここでは、このような新しい要求に対応したサブストレートとして、ビルドアップ（D/L）配線板によるファイン化の現状と今後の見通しについて紹介する。

2. MCM/CSP基板への要求仕様

2.1 ファイン化要求

高密度、かつ高速対応の観点から今後想定される実装方

図2. 半導体パッケージとベアチップの実装例

式として、FC実装とCSP実装があげられる。CSP（Chip Size/Scale Package）は、EIAJが、FBGA/LGAと呼ぶ小型パッケージの規格にほぼ相当する。また、最近、FC実装のCSPも発表され始めており、今後の発展が見込まれる³⁾。

FC実装するベアチップには、ペリフェラル型とエリアアレイ型の2種類が想定され、要求仕様が異なる。表1にそれぞれの場合に配線板に要求される先端仕様の例を示した。ワイヤボンディング用のデバイスを流用することの多いペリフェラル型の場合は、配線板でのライン/スペースよりもパッド/スペースの方が狭ピッチとなり、現状で50/50 μm 以下、85 μm ピッチ程度を想定する必要がある。

エリアアレイ型では、ソルダレジスト(SR)とパッドとの大きさや配置にもよるが、パッド間に配線を通すためには、250 μm ピッチにおいて、少なくとも40/40 μm 程度のライン/スペースが必要となる。後者の仕様はCSPのよりファインピッチ化したものとみなすこともできる。たとえば、0.5mmピッチのCSPにおいて、そのパッドをピッチの半分と仮定し250 μm 、さらにSRをパッド上にかぶせ、アライメント公差を仮に $\pm 50\mu\text{m}$ とした場合で350 μm となり、パ

ッド間に一本のラインを通すために50/50 μm 以下のライン/スペースのルールが必要となる。

2.2 基板表面への要求

ベアチップ実装には、各社より様々な接続方法が提案されている。主な方法を図3に示す²⁾。

一般に、狭ピッチ要求の多いペリフェラルでは金バンプ、またエリアアレイでは、はんだバンプが用いられることが多い。

しかしながら、現状ではそれぞれの接続方法に基板の表面仕上げ要求が必ずしも1:1に対応しない。各社の考え方によりその仕様は異なる。表2に示すように、銅、無電解金、はんだ等がある。また、その厚みにより対応できる工法が制限される。

3. 配線板仕様の現状と課題

表3に、プラスチック系配線板の代表的な仕様を比較して示した。

SMT用PWBは、通常のガラスエポキシ材を用いたプリント配線板の仕様である。IVH代替ビルドアップは、通常のPWB用の装置を流用した場合のビルドアップ工法による仕様の例である。ライン/スペースは、SMT用PWBに比べIVH構造にもかかわらず、ややファイン化する。導体層の構成が、通常はめっきのみであるため、銅箔にスルーホール用めっきをするSMT用PWBに比べて銅の厚さが薄くなり、ファイン化しやすくなるからである。したがって銅箔をラミネートして形成するシート状のビルドアップでは、孔の導通がめっきの場合、SMT用PWBと同様の条件となる。また、アライメント方法が基本的に同じなので、

表1. 高密度実装(FC/CSP)のための配線板仕様

単位: μm

	ペリフェラル FC	エリアアレイ	
		FC	CSP
パッドピッチ	85 (40/45)	250 (130/120)	500 (350/150) SR開口径=250
ライン/スペース	50/50	< 40/40	50/50 (ライン間に1本) 30/30 (ライン間に2本)
ビア/ランド	80/150	80/130	80/150

表2. 各実装方法と基板に要求される仕様の比較

要求特性	WB	FC
表面仕上げ	厚付け金めっき	薄付け金めっき はんだ 銅（防錆処理等）
平坦性	許容度大	10~20 μm 以内 (実装方法により異なる)
熱膨張率特性	許容度大	インタポーザとして最適化必要

図3. ベアチップ実装におけるボンディングパッド構造とその対応接続方法

表3. プラスチック系配線板仕様の比較

単位：μm

	SMT用PWB	IVH代替ビルドアップ	T-MD/L (Toppan Micro Deposit on Laminata)	
			Grade-Ⅱ	Grade-Ⅲ
パッドピッチ	300-500 (150/250)	100-200 (50/75 std.)	min. 85 (30/55 std.)	min. 85 (40/45 std.)
ライン／スペース	200-300 (100/100)	100-150 (75/75 std.)	80-100 (50/50 std.)	60-100 (40/40 std.)
ビア／ランド	300/500	100-150/300	80/130	80/130
ビア形成方法	ドリル	フォトリソ／レーザ	フォトリソ	フォトリソ
層の構成	コア材＋プリプレグ	D1/Ln/D1*	D3/Ln/D3*	D3/Ln/D3*

* D; Deposit, L; Laminata; PWBの両側に各数字の層数をビルドアップ

表4. PWBとT-MD/Lの工法の比較

		PWB	T-MD/X
絶縁層	材料	ガラスエポキシ	エポキシ系＋フィラー
		シート状	液状
	多層化	真空プレス	コーティング
	孔形成方法	ドリル	フォトリソグラフィ ファインアライメントマーク
配線層	材料	銅（無電解，電解）	銅（無電解，電解）
	工法	サブトラクティブ	サブトラクティブ（Grade-Ⅱ）
			セミアディティブ（Grade-Ⅲ）
	レジスト	ドライフィルムタイプ	液体 ファインアライメントマーク
	原版	フィルムマスク	ガラスマスク／フィルムマスク

ランド径から孔径を引いた値が両者でほぼ近い値となる。結果的には小径ランドを比較的容易に得ることができる。なお、ビルドアップ層間のアライメントが困難である等の理由により、通常はコアとなる基材の両側に1層ずつであることが多い。

しかしながら、これらの仕様では、先に示した先端の仕様を満たすことはできない。

T-MD/L (TOPPAN Micro Deposit on Laminata) は、著者らが開発したビルドアップ (D/L) 基板である。Grade-ⅡとGrade-Ⅲとでは、配線関連の工法が異なり仕様

が異なるが、いずれも、ほぼ要求仕様を満たしていることがわかる。T-MD/Lと通常のPWBとの工法の比較を表4に示した。これらの実施により、小径のフォトビアとファインなアライメントマークによる自動露光系の組み合わせで、小径ランドを得ることができた。また、原版、レジスト、エッチング装置等の総合的な見直しを行い、サブトラクティブ工法 (Grade-Ⅱ) において、80μmピッチのライン／スペースが達成できた。図4に、Grade-Ⅱを350μmピッチのエリアアレイ型に適用した例を示す。また、図5にGrade-Ⅲを85μmピッチのペリフェラル型に適用した例を示す。図6では、Grade-Ⅲによる各々45、65、85μmピッチ形成の例を示した。このように、セミアディティブ工法

図4. 350 μmピッチのエリアアレイ型適用例 (Grade-Ⅱ)

図5. 85 μmピッチのペリフェラル型への適用例 (Grade-Ⅲ)

図6. セミアディティブ工法によるファインピッチ配線の形成例 (Grade-Ⅲ)

による配線形成により、20 μm のライン幅が原理的に可能となる。今後、信頼性特性と特性インピーダンスを考慮した絶縁層の厚さと配線幅の最適化が必要となる。

4. MCM/CSP基板の信頼性

これまで示したように、T-MD/Lをはじめとする

試験名：熱サイクル試験

表5. 高密度配線板の信頼性評価試験の例

メーカー	前処理条件	試験条件	測定条件	判定基準
A	リフロー 2 回	-55℃/30分 $\leftrightarrow$ -125℃/30分	ミリオームメータ測定	1000サイクル後 導通抵抗変化率：10%以内
B	200℃/1分+150℃/2時間 リフロー (230℃/1分) $\times$ 2 回	-65℃/30分 $\leftrightarrow$ -125℃/30分	ミリオームメータ測定	25サイクル後 導通抵抗変化率：10%以内
C	無し	-65℃/30分 $\leftrightarrow$ -125℃/30分	ミリオームメータ測定	500サイクル後 導通抵抗変化率：10%以内
D	リフロー (230℃/1分) $\times$ 7 回	-65℃/30分 $\leftrightarrow$ -150℃/30分 -65℃/30分 $\leftrightarrow$ -125℃/30分	ミリオームメータ測定	1000サイクル後 導通抵抗変化率：10%以内

試験名：絶縁信頼性評価試験

メーカー	前処理条件	試験条件	測定条件	判定基準
A	無し	85℃/85%RH 20V印加	6 時間毎 50Vにて	240時間後 絶縁抵抗 $>10^8 \Omega$
B	110℃/2 時間	60℃/85%RH 20V印加	連続測定	250時間後 絶縁抵抗 $>10^8 \Omega$
C	無し	85℃/85%RH 12V印加	6 分毎 50V/1 分	1000時間後 絶縁抵抗 $>10^8 \Omega$
D	リフロー (230℃/1 分) $\times$ 7 回	85℃/85%RH 5V印加	連続測定	1000時間後 絶縁抵抗 $>10^8 \Omega$

表6. 信頼性評価結果

試験	評価項目	条件	目標	結果
熱衝撃 (プレテスト)	ふくれ、はく離	オイルディップ、はんだディップ 260℃/20秒	ふくれ、はく離 無きこと	合格
PCBT(HAST) Pressure Cooker Bias Test	絶縁抵抗 (電食)	1.7気圧, 120℃, 85%RH, 20V 25時間	$>10^8 \Omega$	合格
CHTH (Constant Temperature and Humidity Test)	絶縁抵抗 (電食)	85℃, 85%RH, 20V 25時間	$>10^8 \Omega$	合格
温度サイクル	抵抗値 (ビアホール信頼性)	-65℃ $\leftrightarrow$ 125℃/1000回	抵抗値変化 $<4\%$	合格

MCM/CSP基板は、通常のプリント配線板に比べ、配線の狭ピッチ化、孔とランドの小径化、絶縁層の薄膜化などにより、高密度化が一挙に進行している。また、ガラス繊維を使用しなくなるなど材質面でも変化しており、低電圧化など仕様環境も異なる。したがって、従来のプリント配線板とは異なる信頼性評価が必要と考えられる。

現状で要求される代表的な試験条件と判定基準の例を表5に示す。このように、基板単体に対して要求される評価方法と条件は、LSIパッケージとプリント配線板に由来する評価方法との狭間にあり、また、前処理の条件、試験の環境条件、印加電圧条件、判定基準において各々異なる要求となっている。

信頼性評価方法の標準化が早急に必要である。

すなわち、MCM用などの新たな使用環境と使用される機器への要求を考慮した上で、対応する故障モードと加速係数を見直し、信頼性の評価方法を再設定していく必要があろう。

表6にT-MD/Lの信頼性評価結果を示した。

5. まとめ

ここでは新たなマーケットにおいてMCM/CSP基板に要求される仕様とその対応例を示した。さらに、今後もマル

チメディア機器にはバンド幅拡張のためにバス幅の拡大とバス速度の高速化とが必要であり、配線板には一層の高密度化と、高速化への対応が要求される。MPU内部のクロック周波数の劇的な向上と高速メモリの普及環境を考慮すると、配線板の高速化対応への要求はこれからが本番ともいえる。

高速特性と機械強度に優れたプラスチック系配線板への期待は大きい。しかしながら、これまでのガラスエポキシ系では、装置の一般化と共に低価格化は相当進んだが、仕様は限界に近い。すなわち、現状の標準的な工法ではこの新たな要求に答えるのは困難であり、T-MD/Lのような新工法での製品仕様が必須になると考えられる。

さらに、この仕様を活かすためには、統合的な視点が必要である。例えば、基板の配線と部品配置を考慮した端子レイアウトをデバイス、パッケージの段階から設計に織り込むことで、全体の作りやすさが変わる。また、基板設計では、デバイスの電気特性、熱特性を考慮することが必要となる。そのためのCAD、デザインキット、シミュレーション技術に代表される環境の整備が必要である。このようなデバイス、実装、基板、セットメーカといった関係者

間の密接なコミュニケーションを促進することが、成功のための今後の課題である。

(1997.12.9-受理 1998.1.26-再受理)

文 献

- 1) Thomas Goodman and E. Jan Vardaman: "The Flip Chip Market", Advanced Packaging, Vol.6, No.5, pp.24-26, (1997)
- 2) MCM/KGD研究会: "MCM/KGD技術に関するロードマップ", 日本電子機械工業会, pp.6-7, (1997)
- 3) Ted Tessier, et al.: "Motorola's Fine Pitch Area Array Packaging Alternatives", Advancing Microelectronics, Vol.24, No.6, pp.8-13, (1997)

佐々木 淳 (ささき じゅん)

昭和31年生まれ。昭和58年、東北大学大学院工学研究科応用化学専攻修了。現在、凸版印刷株式会社エレクトロニクス事業本部において、MCMやSCM用途のD/L基板の開発、販売促進に従事。