ULSI配線形成におけるステップ式電解波形制御の有効性

小山田 仁子*, 三浦 修平*, 本間 英夫**

Effectiveness of Stepwise Current Wave Form in ULSI Copper Electroplating

Kimiko OYAMADA*, Shuhei MIURA* and Hideo HONMA**

*関東学院大学大学院（〒236-8501 神奈川県横浜市金沢区東六浦1-50-1）

**関東学院大学工学部（〒236-8501 神奈川県横浜市金沢区東六浦1-50-1）

*Graduate School, Kanto Gakuin University (1-50-1 Higashi-Mitsuura, Kanazawa-ku, Yokohama-shi, Kanagawa 236-8501)

**Faculty of Engineering, Kanto Gakuin University (1-50-1 Higashi-Mitsuura, Kanazawa-ku, Yokohama-shi, Kanagawa 236-8501)

Abstract

Copper electroplating is greatly interested in ULSI technology because of copper damascene process. We have already reported that void-free copper fill can be achieved by the selection of proper additives. However, inclusion of additives in copper deposit may cause deposit deterioration. A possibility of copper filling by the wave form control was examined using additive free bath. The void-free filling can be achieved by current density in stepwise current wave form by changing from lower to higher current.

Key Words: ULSI(Ultra-Large Scale Integration), Stepwise Current Wave Form, Copper Electroplating, Damascene process

1. 緒 言

従来、半導体配線にはPVD法（Physical Vapor Deposition）やCVD法（Chemical Vapor Deposition）によるドライプロセスを用いたアルミニウム合金皮膜が使用されてきた。しかし、近年の電子機器の小型軽量化、高性能化に伴い、さらなる配線の微細化、高アスペクト比化が求められるようになり、アルミニウムよりも比抵抗が低く、エレクトロマイグレーション耐性に優れた銅が注目されるようになった。また、1997年9月、IBMの電気銅めっきとCMP（Chemical Mechanical Polishing 化学的機械研磨）技術を組み合わせたダマシンプロセス（Damascene Process）を用いた銅配線デバイスの発表を契機に、配線に銅を使用する技術が盛んに行われるようになった。

ダマシンプロセスとは、絶縁膜に溝を作り銅を埋め込んだのち、CMPで表面の平坦化と配線形成を同時に行う方法で、スパッタ法、CVD法、めっき法が用いられている。スパッタ法においては成膜速度が速く良好な皮膜が得られるが、アスペクト比が1～1.5程度で均一な銅皮膜を得るには限界があり、またCVD法では高アスペクト比でも埋め込める。しかしながら、装置や原料のコストが高く成膜速度が遅いという欠点がある。その点、めっき法はこれらの方法と比べコストが比較的安価であり、成膜速度も速く良好な皮膜が得られやすい。最近、銅めっきを用いた半導体配線形成に関する検討が数多く報告されている^{1)～4)}。そ

こで本研究では、ステップ式電解の、電流波形制御による半導体配線形成の可能性について検討した。

2. 実験方法

テストピースは、バリア層（TaN）が200～300Å、シード層（Cu）が約1000Åドライプロセスにより成膜された、トレンチ幅およびビア径0.25～1.0μm、深さ0.5μmのパターンが形成されているシリコンウエハを利用した（Fig. 1）。めっき浴は一般的にプリント配線板で用いられる硫酸銅ハイスロー浴（Table 1）、装飾めっきなどに用いら

Fig.1 Cross sectional image of sample

Table 1. High throwing bath composition and operating conditions

CuSO ₄ · 5H ₂ O	65g/dm ³
H ₂ SO ₄	200g/dm ³
Cl ⁻	50mg/dm ³
Additives	
Agitation	Air gas bubbling
Bath temperature	25℃

Table 2. Decorative bath composition and operating conditions

$\text{CuSO}_4 \cdot 5\text{H}_2\text{O}$	200g/dm ³
H_2SO_4	50g/dm ³
Cl^-	50mg/dm ³
Additives	
Agitation	Air gas bubbling
Bath temperature	25°C

れる硫酸銅一般浴 (Table 2) を使用した。陽極には含りん銅を使用し、陽極と陰極間距離は 1 cm で固定した。テストピースは $1.2 \times 0.8 \text{ cm}^2$ にカットし、銅電析の電流効率をほぼ 100% として $1 \mu\text{m}$ 成膜するのに必要なクーロン数を算出し、めっきを行った。評価方法は SEM (走査型電子顕微鏡) を用い、断面観察により埋め込み性を評価した。

3. 実験結果および考察

3.1 直流電解

半導体配線の形成において、析出銅皮膜の特性は低抵抗で、平滑性に優れた皮膜が求められる。著者らは前報で直流電解を用い添加剤を制御することにより、ボイドがなく平滑性に優れた皮膜が得られることを報告した⁵⁾。しかし、添加剤を加えないと Fig. 2 に示したように、配線内部にボイドやシームなどの欠陥が生じた。ボイドやシームのできる原因として、ビアおよびトレンチ上部の非線形部分に電流線が集中することで、コーナ部の析出が優先的に起こることが考えられる。

3.2 ステップ式電解

直流電解では添加剤を使用しないと、非線形部分の析出が優先的に起こり、ボイドやシームなど配線内部の欠陥が生ずることをすでに述べたが、低電流密度では、比較的埋め込み性が良くなるが、表面の凹凸が激しく埋め込みまでの時間がかかった。一方、高電流密度では表面は平滑で時間は短縮されたが、ボイドが発生することがわかった。

そこで、電解初期は低電流密度で成膜し、その後高電流密度で成膜することで、良好な埋め込みおよび表面の平坦化が可能ではないかと考え、電流密度を 0.1 A/dm^2 から 3 A/dm^2 および 5 A/dm^2 まで 0.5 A/dm^2 づつステップ式に変化させて成膜を行った。低電流密度から同一時間でステップ状に電流密度を上昇させた場合は、ハイスロー浴および一般浴ともボイドが発生し良好な埋め込みを得ることがで

Fig.2 Cross sectional image of trenches by direct current plating without additives

きなかった (Fig. 3)。一方、テストピースの面積から $1 \mu\text{m}$ 皮膜するのに必要な電気量を 2.61 C としてステップ数に合わせて電気量を割りふった。 0.372 C 流すごとにステップ状に 0.1 A/dm^2 から 3 A/dm^2 まで総クーロン量 2.61 C 通電した結果、一般浴ハイスロー浴共に比較的良好な埋め込みが得られたが、 0.237 C の電気量をステップ状に 0.1 A/dm^2 から 5 A/dm^2 まで変化させた場合は、両浴ともにボイドが認められた (Fig. 4)。

次に、上記の結果からおおよそ 0.37 C で微小トレンチの 80% ほどが埋め込まれたことから、初期に低電流密度 0.1 A/dm^2 で 0.37 C 電解を行った後、より平坦な表面を得るため、および時間短縮のため 5 A/dm^2 で残りの電解を行った (Fig. 5)。一般浴ではボイドが認められたが、ハイスロー浴では良好な埋め込みが得られた。これは、低電流密度でのめっきで微小なトレンチが充てん、もしくは深さが減少することで、全体的にアスペクト比が一定になり、良好な埋め込みが得られたと考えられる。以上の結果から、初期の低電流密度での成膜時間が重要な要素であると考えられる。

4. 結 語

電気銅めっきによる半導体配線の埋め込みに対しては、めっき液中に添加剤を加えて形成されているが、本研究室では、添加剤無添加の硫酸銅めっきを用いて、ダマシンプロセスによる半導体配線形成について検討を行い、つぎの結論を得た。直流電解を行うと、ボイドやシームなどの欠陥が発生するが、電解初期は低電流密度で成膜し、その後高電流密度で成膜するという、ステップ式電解を行うことで埋め込み性の改善が得られた。またその場合、低電流密

Fig.3 Cross sectional images of trenches by changing wave form in stepwise

Fig.4 Cross sectional images of trenches by changing wave form [(a) Decorative bath, (b) High throwing bath]

Fig.5 Cross sectional images of changing electric current density

度での初期の成膜時間がボイドフリーの埋め込みを得るために重要な要素であると示唆された。

(2001.7.25-受理 2001.10.23-再受理)

文 献

- 1) 上野和良：“微細Cu配線プロセスにおける成膜技術の現状と課題”，表面技術，Vol.49，No.11，pp.1171-1175，1998
- 2) 縄舟秀美：“湿式銅めっき法によるULSI配線技術の課題”，表面技術，Vol.49，No.11，pp.1180-1184，1998
- 3) R.D.Mikkola, Q-T.Jiang and B.Carpenter：“Copper Elec-

troplating for Advanced Interconnect Technology”，PLATING & SURFACE FINISHING, pp.81-85, March 2000

- 4) Jonathan Reid and Steven Mayer：“Formation of Sub-micron Scale Features Using Electroplated Copper”，AESF SUR/FIN, June26-29, 2000 Proceedings
- 5) 高田祐一，小山田仁子，三浦修平，本間英夫：“電気銅めっきによるULSI配線形成”，エレクトロニクス実装学会誌，Vol.4，No.3，pp.219-224，2001