エレクトロニクス実装学会誌
Online ISSN : 1884-121X
Print ISSN : 1343-9677
CMOS論理ICの交流電界印加時の電源電流測定によるピン浮き検出法
一宮 正博橋爪 正樹四柳 浩之為貞 建臣
著者情報
ジャーナル フリー

2003 年 6 巻 2 号 p. 140-146

詳細
抄録

本論文では, プリント配線板上に実装されたCMOS論理回路の, はんだ付け不良などにより発生するピン浮きを検出するための新しい検査法を提案する。本検査法では被検査回路の外部から交流電界を印加し, ICの電源電流を測定する。ピン浮きがない場合は, 外部から交流電界を印加しても定常時にはそのICに静的電源電流しか流れない。しかしピン浮きがあると, そのICの電源電流に大きな変化が現れる。本論文ではこの性質を用いてピン浮きが検出可能であることを実験により示す。またこの検査法で必要となる検査入力パターンについても明らかにする。

著者関連情報
© 一般社団法人エレクトロニクス実装学会
前の記事 次の記事
feedback
Top