フルブリッジ型双方向 DC/DC コンバータの 2 次側短絡によるサージ電圧抑制

小森 耕太* 平地 克也*

Surge voltage suppression by the secondary side short circuit for the full bridge type bidirectional DC/DC converter

Kota Komori*, Katuya Hirachi*

The full-bridge type bidirectional DC/DC converter is considered to be a promising topology for large capacity DC/DC conversion. Bidirectional DC/DC converter have two operation modes : Current-Mode and Voltage-Mode. It is well known that large surge voltage is generated at switching devices with current mode operation. The main factor of surge voltage is the leakage inductance of the transformer. The purpose of the study is the suppression of the surge voltage caused by the leakage inductance. In this paper we propose a novel control strategy which reduce the surge voltage of switching devices at current mode operation. Finally, experimental results of laboratory model which applied the new control strategy are presented, in which the reduction of surge voltage is realized.

キーワード：フルブリッジ型，双方向 DC/DC コンバータ，サージ電圧

Keywords : Full Bridge Type, Bidirectional DC-DC Converter, Surge Voltage

1. はじめに

近年，自動車や新エネの分野で双方向 DC/DC コンバータが注目されている．双方向 DC/DC コンバータでは一般に昇圧する時は電流型動作，降圧する時は電圧型動作を行うが，電流型動作を行う際に大きなサージ電圧が発生することが知られている^{(1)~(7)}．サージ電圧の主な原因は変圧器の漏れインダクタンスであると考えられる⁽²⁾⁽⁵⁾．本研究の目的は，フルブリッジ型双方向 DC/DC コンバータにおいて漏れインダクタンスに起因するサージ電圧を抑制することである．新しい制御方式を提案し，実験にて効果を確認したので報告する．

2. フルブリッジ型+プッシュプル型双方向 DC/DC コンバータ

〈2.1〉 主回路

図1 フルブリッジ型+プッシュプル型双方向 DC/DC コンバータ

Fig.1 Full bridge type + push pull type bidirectional DC/DC converter

フルブリッジ型双方向 DC/DC コンバータのうち電圧型フルブリッジ DC/DC コンバータと，電流型プッシュプル DC/DC コンバータを組み合わせた回路を図 1 に示す．電圧型動作を行う際は， E_1 を負荷・ E_2 を電源とし．電流型動作を行う際は， E_1 を電源・ E_2 を負荷とする．

〈2.2〉 従来の制御方式

電流型プッシュプル DC/DC コンバータの従来の制御方式のタイムチャートと波形を図 2 に示す．

図2 電流型プッシュプル DC/DC コンバータの従来の制御方式

Fig.2 Conventional control strategy for current-mode push pull type DC/DC converter

* 舞鶴工業高等専門学校
〒625-8511 京都府舞鶴市宇白屋 234 番地
Maizuru National College of Technology,
234, Azashiroya, Maizuru-shi, Kyoto, 625-8511

図 2 において、Mode1 及び Mode3 は、 L_1 にエネルギーを蓄えるので、蓄積モード。Mode2 及び Mode4 は、2 次側にエネルギーを伝えるので伝達モードと呼ぶこととする。一周期の内、蓄積モードが占める割合を α と定義すると、出力電圧 V_{out} は次の式で表すことができる。

$$V_{out} = V_{in} \frac{n1}{n2} \frac{1}{1 - \alpha} \dots\dots\dots (1)$$

従来の制御方式における各動作モードの電流経路を図 3 に示す。

図3 従来の制御方式における電流経路
Fig.3 Current paths of conventional control strategy

Mode1：変圧器の一次コイルが短絡状態で、TR1 の電圧はゼロである。TR1 の n_2,n_3 が Q_5 と Q_6 で短絡された状態となり、電源電圧が印加され L_1 の電流 i_{L1} が直線的に増加する。 Q_6 がターンオフして Mode2 に移行する。

Mode2： L_1 が電流源として動作し、「 $C_1 \rightarrow L_1 \rightarrow n_2 \rightarrow Q_5 \rightarrow C_1$ 」の経路で電流が流れる。この電流に対してトランスの 2 次側に「 $C_2 \rightarrow Q_4$ の寄生ダイオード $D_4 \rightarrow n_1 \rightarrow Q_1$ の寄生ダイオード $D_1 \rightarrow C_2$ 」の経路で電流が流れる。 i_{L1} は直線的に減少する。 Q_6 がターンオンして Mode3 に移行する。

Mode3：Mode1 と同じで、 L_1 に電源電圧が印加され i_{L1} が増加する。 Q_5 がターンオフして Mode4 に移行する。

Mode4： L_1 が電流源として動作し、「 $C_1 \rightarrow L_1 \rightarrow n_3 \rightarrow Q_6 \rightarrow C_1$ 」の経路で電流が流れる。この電流に対してトランスの 2 次

側に「 $C_2 \rightarrow Q_2$ の寄生ダイオード $D_2 \rightarrow n_1 \rightarrow Q_3$ の寄生ダイオード $D_3 \rightarrow C_2$ 」の経路で電流が流れる。 i_{L1} は直線的に減少する。 Q_5 がターンオンして Mode1 に移行する。

〈2・3〉 試作器の試験結果

図 1 の回路を試作し、表 1 の条件で実験を行った。また波形写真は周波数が 20[kHz] のものである。

表 1 実験条件

Table 1. Experimental condition		
入力電圧	出力電圧	出力電流
24[V]	48[V]	2[A]
α	変圧器の巻数比	
0.5	$n_1:n_2:n_3=1:1:1$	

※ α は蓄積モードの割合

Q_5 の v_{ds} 波形 (v_{ds} は FET のドレインソース間電圧) を図 4 に変圧器の n_1 巻線電圧波形を図 5 にそれぞれ示す。

2・2 節で説明した従来の制御方式では、蓄積モードから伝達モードに移行するときに、 Q_5 において非常に大きなサージ電圧が発生することが確認された。なお、 Q_5,Q_6 にスナバ回路は設けていない。

図4 Q_5 の v_{ds} 波形
Fig.4 v_{ds} waveform of Q_5

図5 変圧器の n_1 巻線電圧波形
Fig.5 n_1 reel line voltage waveform of a transformer
図 4 より、Mode4 における Q_5 の電圧は 100[V]程度なのに

対して、サージ電圧のピーク値はおおよそ 250[V]と非常に大きなものとなっていることがわかる。サージ電圧の原因には、回路におけるラインインダクタンスやトランスの漏れインダクタンスなどが挙げられる。その中でも、漏れインダクタンスに起因するサージ電圧が、大きな割合を占めていると考えられる。

〈2・4〉 漏れインダクタンスに起因する

サージ電圧の発生原理

サージ電圧の発生原理を解明するために図 6 に示すように漏れインダクタンス $L\ell$ 及び Q_5, Q_6 の寄生容量 C_5, C_6 を考慮する。各動作モードについて説明を行う。

Mode1 : TR1 の n_2, n_3 が Q_5 と Q_6 で短絡された状態となり、電源電圧が印加され i_{L1} が直線的に増加する。

この時、 $i_{L1} = i_{n2} + i_{n3}$ が成り立つ。 Q_6 がターンオフして **Mode1-1** に移行する。

Mode1-1 : Q_6 がターンオフしたので、 Q_6 の寄生容量 C_6 が充電される。この状態の等価回路を図 7 に示す。 E_1, C_1, L_1 は定電流源 i_{L1} で置き換えている。 C_2, VR は定電圧源 v_{out} で置き換えている。 D_1, D_4 は Q_1, Q_4 の寄生ダイオードである。この時、次の式が成立する。

$$\begin{cases} i_{L1} = i_{n2} + i_{n3} \\ v_{C6} = v_{n2} + v_{n3} = 2v_{n2} \\ v_{n1} = \frac{n_1}{n_2} v_{n2} = \frac{1}{2} \frac{n_1}{n_2} v_{C6} \end{cases}$$

$v_{n1} < V_{out}$ の時、即ち $\frac{1}{2} \frac{n_1}{n_2} v_{C6} < V_{out}$ の時は D_1, D_4 は逆バイアスされており導通しない。 v_{C6} が $2 \frac{n_2}{n_1} V_{out}$ まで充電されると D_1 と D_4 が導通し、次のモードに移行する。

Mode1-2 : 前のモードで C_6 が $2 \frac{n_2}{n_1} V_{out}$ まで充電されると D_1 と D_4 が順バイアスされて導通し、2 次側に電流が流れはじめる。しかし漏れインダクタンス $L\ell$ により、電流の流れが妨げられる。そのため、2 次側の電流はすぐには増加せず、徐々に増加することになる。この状態の等価回路を図 8 に示す。 D_1, D_4 は順バイアスされ導通している。この時次の式が成立する。

$$\begin{aligned} i_{L1} &= i_{n2} + i_{n3} \\ i_{n2} - i_{n3} &= \frac{n_1}{n_2} i_{n1} \end{aligned}$$

$$\text{よって } i_{L1} - i_{n3} - i_{n3} = \frac{n_1}{n_2} i_{n1}$$

$$\text{以上より } i_{n3} = \frac{1}{2} \left(i_{L1} - \frac{n_1}{n_2} i_{n1} \right) \dots\dots\dots (2)$$

$$v_{C6} = v_{n2} + v_{n3} = 2v_{n2}$$

$$v_{n1} = \frac{n_1}{n_2} v_{n2}$$

$$v_{L\ell} = v_{n1} - V_{out}$$

$$i_{n1} = \frac{1}{L\ell} \int v_{L\ell} dt$$

$$\text{よって, } i_{n1} = \frac{1}{L\ell} \int \left(\frac{1}{2} \frac{n_1}{n_2} v_{C6} - V_{out} \right) dt \dots\dots\dots (3)$$

ただし、 i_{n1} の初期値は 0[A]

図6 漏れインダクタンスに起因するサージ電圧の発生原理
Fig.6 Generation principle of a surge voltage due to the leakage inductance

図7 従来の制御方式における等価回路(Mode1-1)
Fig.7 Equivalent circuit with conventional control strategy(Mode1-1)

図8 従来の制御方式における等価回路(Mode1-2)
Fig.8 Equivalent circuit with conventional control strategy(Mode1-2)

$$v_{C6} = \frac{1}{C_6} \int i_{n3} dt \dots\dots\dots(4)$$

ただし、 v_{C6} の初期値は $2 \frac{n_2}{n_1} V_{out}$

(3)式から i_{n1} は徐々に増加することがわかる。(2)式から i_{n1} の増加に伴い i_{n3} は減少し、やがて0[A]になることがわかる。0[A]になった時点で C_6 の充電は終了しMode1-2は終了する。(4)式よりMode1-2の間に C_6 は高電圧に充電される。即ち Q_6 に大きなサージ電圧が発生することがわかる。Mode1-2の過渡状態が終了するとMode2に移行する。

Mode2: L_1 が電流源として動作し、 $E_1 \rightarrow L_1 \rightarrow n_2 \rightarrow Q_5 \rightarrow E_1$ の経路で電流が流れる。この電流に対してトランスの2次側に $VR \rightarrow Q_4 \rightarrow n_1 \rightarrow Q_1 \rightarrow VR$ の経路で電流が流れる。 i_{L1} は直線的に減少する。

3. 従来のサージ電圧抑制方法

2章で説明したように双方向DC/DCコンバータは、電流型動作時に大きなサージ電圧が発生する。その問題を解決するために昨今では様々な提案がなされている。その一部を図9と図10に示す。

図9 従来のサージ抑制方式その1⁽⁶⁾

Fig.9 Conventional surge suppression method No.1⁽⁶⁾

図10 従来のサージ抑制方式その2⁽⁷⁾

Fig.10 Conventional surge suppression method No.2⁽⁷⁾

図9及び図10のアクティブクランプ回路付き双方向DC/DCコンバータは、アクティブクランプ回路を動作させることで、サージ電圧をコンデンサに吸収し、クランプすることでサージ電圧を抑制することができる。また、吸収したエネルギーは伝達動作時に2次側に伝達することができるので損失を減らすこともできる⁽⁶⁾⁽⁷⁾。

4. 新しい制御方式の提案

従来は、サージ電圧抑制のためにアクティブクランプ回路などを追加することが必要だった。そこで回路の追加がなく制御方式の改善だけでサージ電圧を抑制する方法を提案する。

〈4・1〉 タイムチャート

図1の回路において $Q_1 \sim Q_4$ を位相シフト方式で動作させる新しい制御方式を提案する。タイムチャートと主要な波形を図11に示す。

図11 提案する制御方式のタイムチャートと波形

Fig.11 Time chart and waveforms of proposed control strategy

〈4・2〉 DT(デッドタイム)について

新しい制御方式において $Q_1 \sim Q_4$ で、上下の FET で同時 ON が起こらないようにデッドタイム(DT)を設けた。また Q_5, Q_6 は重なり角を設けた。なお DT 及び重なり角は 750[nsec] となるように調整した。 Q_1, Q_2 の v_{GS} 波形、 Q_5, Q_6 の v_{GS} 波形を図 12 にそれぞれ示す。

(a) Q_1, Q_2 の v_{GS} 波形 (b) Q_5, Q_6 の v_{GS} 波形
[10 V/div, 250 nsec/div]

図12 FET のゲート電圧 v_{GS} 波形

Fig.12 Waveform of v_{GS}

〈4・3〉 電流経路

図 13 に新しい制御方式における電流経路を示す。

図13 新しい制御方式における電流経路

Fig.13 Current path of proposed strategy

図 13 の各動作モードについて説明する。

Mode1: 変圧器の 2 次側コイルが $n_1 \rightarrow Q_1 \rightarrow Q_3 \rightarrow n_1$ の経路で短絡状態となり、電源電圧が L_1 に印加される。そのため、 $v_{L1} = v_{in}$ となり L_1 の電流 i_{L1} が直線的に増加する。 Q_3 がターンオフ・ Q_4 がターンオンして **Mode2** に移行する。

Mode2: 変圧器に流れる電流の方向は **Mode3** の時と変わらず、2 次側は、 $C_2 \rightarrow Q_4 \rightarrow n_1 \rightarrow Q_1 \rightarrow C_2$ の経路で電流が流れる。 $v_{L1} = V_{in} - \frac{n_2}{n_1} V_{out}$ となり v_{L1} が負となるので、 i_{L1} は直線的に減少する。 Q_6 がターンオン・ Q_1 がターンオフ・ Q_2 がターンオン・ Q_5 がターンオフして **Mode3** に移行する。

Mode3: 変圧器の 2 次側コイルが $n_1 \rightarrow Q_4 \rightarrow Q_2 \rightarrow n_1$ の経路で短絡状態となり、電源電圧が L_1 に印加され i_{L1} が直線的に増加する。 Q_4 がターンオフ・ Q_3 がターンオンして **Mode4** に移行する。

Mode4: 変圧器に流れる電流の方向は **Mode3** の時と変わらず、2 次側は、 $C_2 \rightarrow Q_2 \rightarrow n_1 \rightarrow Q_3 \rightarrow C_2$ の経路で電流が流れる。 V_{L1} が負となるので、 i_{L1} は直線的に減少する。 Q_5 がターンオン・ Q_2 がターンオフ・ Q_1 がターンオン・ Q_6 がターンオフして **Mode1** に移行する。

図 3 と図 13 を比較すると、従来の制御方式では図 3 の **Mode1**, **Mode3** に示すように一次側で短絡し、蓄積動作を行っていたのに対し新しい制御方式では図 13 の **Mode1**, **Mode3** に示すように 2 次側で短絡し、蓄積動作を行っている。このため、新しい制御方式は、蓄積モードから伝達モードに移行する際、変圧器の電流方向が変化しない。このことから、変圧器の漏れインダクタンスに起因する大きなサージ電圧が抑制できると考えられる。

なお、**Mode2** 及び **Mode4** は、従来の制御方式と新しい制御方式とで、電流経路は変わらない。

〈4・4〉 試作機の試験結果

新しい制御方式の Q_5 の v_{ds} 波形を図 14 に、新しい制御方式による v_{n1} 波形を図 15 にそれぞれ示す。試作器およびその動作条件は表 1 と同じである。なお、 Q_5, Q_6 にスナバ回路は設けていない。

図14 Q_5 の v_{ds} 波形

Fig.14 v_{ds} waveform of Q_5

図15 変圧器の n_1 巻線電圧波形

Fig.15 n_1 reel line voltage waveform of a transformer

図 4 と図 14 において、サージ電圧の大きさを比較すると、蓄積モードから伝達モードに移行する際のサージ電圧を、およそ 90V 抑制できていることがわかる。なお、伝達モードから蓄積モードに移行する際 Q_5 に新しいサージ電圧が発生しているが、値は小さい。図 5 と図 15 を比較すると、変圧器のサージ電圧も新しい制御方式のほうが大幅に抑制できていることがわかる。

〈4・5〉 新しいサージ電圧について

伝達モードから蓄積モードに移行する際に Q_5 に発生している新しいサージ電圧の発生原理を説明するために、漏れインダクタンス $L\ell$ 及び Q_5, Q_6 の寄生容量 C_5, C_6 を考慮する。

図 16 に新しいサージ電圧発生原理を示す。図 16 の各動作モードについて説明する。

Mode4 : 2 次側は、「 $C_2 \rightarrow Q_2 \rightarrow n_1 \rightarrow Q_3 \rightarrow C_2$ 」の経路で電流が流れる。 v_{L1} が負となるので、 i_{L1} は直線的に減少する。 Q_2 がターンオフして **Mode4-1** に移行する。

Mode4-1 : Q_2 がターンオフしたので 2 次側は、「 $C_2 \rightarrow Q_2$ の寄生ダイオード $D_2 \rightarrow n_1 \rightarrow Q_3 \rightarrow C_2$ 」の経路で電流が流れる。 Q_5 がターンオンして **Mode4-2** に移行する。

Mode4-2 : TR1 の n_2, n_3 が Q_5 と Q_6 で短絡された状態となり、2 次側の電流が徐々に減少する。この状態の等価回路を図 17 に示す。 $L\ell$ には出力電圧 V_{out} が電流を減少させる方向に印加される。2 次側の電流が 0[A] となって **Mode4-3** に移行する

Mode4-3 : 一次側のみ電流が流れている。 Q_6 がターンオフして次のモードに移行する。

Mode4-4 : Q_6 がターンオフしたので、2 次側は、「 $n_1 \rightarrow Q_1$ の寄生ダイオード $D_1 \rightarrow Q_3 \rightarrow n_1$ 」の経路で電流が流れようとする。しかし漏れインダクタンスにより、電流の流れが妨げられる。そのため、 i_{n1} 電流はすぐには増加せず、 Q_6 の寄生容量 C_6 が充電されるのと同時に、徐々に増加することになる。この状態の等価回路を図 18 に示す。変圧器の 2 次側 n_1 巻線は $L\ell$ を介して短絡されている。この時次の式が成立する。

図16 新しいサージ電圧の発生原理

Fig.16 Generation principle of new surge voltage

図17 提案する制御方式における等価回路(Mode4-2)

Fig.17 Equivalent circuit for proposed control strategy(Mode4-2)

図18 提案する制御方式における等価回路(Mode4-4)

Fig.18 Equivalent circuit for proposed control strategy(Mode4-4)

$$i_{L1} = i_{n2} + i_{n3}$$

$$i_{n2} - i_{n3} = \frac{n_1}{n_2} i_{n1}$$

$$\text{よって } i_{n3} = \frac{1}{2} \left(i_{L1} - \frac{n_1}{n_2} i_{n1} \right) \dots\dots\dots (5)$$

$$v_{C6} = v_{n2} + v_{n3} = 2v_{n2}$$

$$v_{n1} = \frac{n_1}{n_2} v_{n2}$$

$$v_{L\ell} = v_{n1} = \frac{n_1}{n_2} v_{n2} = \frac{1}{2} v_{C6}$$

$$i_{n1} = \frac{1}{L\ell} \int v_{L\ell} dt = \frac{1}{L\ell} \int \frac{1}{2} v_{C6} dt \dots\dots\dots (6)$$

ただし i_{n1} の初期値は 0[A]

$$v_{C6} = \frac{1}{C_6} \int i_{n3} dt \dots\dots\dots (7)$$

ただし v_{C6} の初期値は 0[V]

(6)式から i_{n1} は徐々に増加することがわかる。(5)式から i_{n1} の増加に伴い i_{n3} は減少し、やがて 0[A]になることがわかる。0[A]になった時点で C_6 の充電は終了し Mode4-4 は終了して通常の蓄積モード(mode1)に移行する。(7)式より Mode4-4 の間に C_6 が充電される。即ち Q_6 に新しいサージ電圧が発生することがわかる。提案方式における Mode4-4 でのサージ電圧発生は変圧器の漏れインダクタンス $L\ell$ に起因するものであり、従来方式の Mode1-2 のサージ電圧発生に似ている。しかし、提案方式では Mode4-4 では変圧器の 2 次側が短絡されており、また C_6 の初期値が 0[V]なのでサージ電圧はあまり大きくならない。

〈4・6〉 効率の比較

試作機において、従来の制御方式と新しい制御方式の動作周波数を変更した際の効率の変化を図 19 に示す。この際、両者で主回路は変えず制御方式のみ変更している。

図 19 より動作周波数の高い領域では新しい制御方式の方が高効率となっている。

図19 周波数と効率の関係

Fig.19 Relationship between the frequency and efficiency

5. おわりに

電流型プッシュプル+電圧型フルブリッジ方式双方向 DC/DC コンバータにおいて、新しい制御方式を提案した。

結果、新しい制御方式を用いるとスイッチ素子とトランスのサージ電圧を大幅に抑制できることを確認した。

新しい制御方式での蓄積モードから伝達モードに移行する際に発生する漏れインダクタンスに起因するサージ電圧はあまり大きくならないことを等価回路より確認した。

制御方式を変更するだけでサージ電圧の抑制が可能なので、アクティブクランプ回路など特別なサージ抑制の回路は不要である。そのため、小型化とコストダウンに有効であると考えられる。

(2015 年 10 月 03 日発表)

文 献

- (1) 吉富大祐・平地克也：「新しい昇圧フォワード型 DC/DC コンバータの提案」，パワーエレクトロニクス学会誌，Vol.35，p.203 (2010)
- (2) 吉富大祐・伊藤淳一・平地克也：「絶縁型 DC/DC コンバータにおける漏れインダクタンスとサージ電圧の関係について」，パワーエレクトロニクス学会誌，Vol.37，pp.68-80 (2012)
- (3) 吉富大祐・平地克也・藤原和也：「電流型 DC/DC コンバータにおけるサージ電圧の抑制について」，電気学会半導体変換研究会資料，SPC.11-40，pp.89-94 (2011)
- (4) 平地克也：「電流型プッシュプル方式 DC/DC コンバータ」，平地研究室技術メモ，No.20101227，<http://hirachi.cocolog-nifty.com/kh/>
- (5) 吉富大祐：「電流型 DC/DC コンバータのスナバ回路設計方法について」，平地研究室技術メモ，No.20110308，<http://hirachi.cocolog-nifty.com/kh/>
- (6) 大久保敏一・庄司浩幸・行武正剛：「クランプ回路付きプッシュプル双方向絶縁型 DC-DC コンバータ」，平成 21 年電気学会産業応用部門大会，pp.679-680
- (7) 大里康平・三浦友史・伊藤敏史：「アクティブクランプ回路を有する昇圧動作可能な絶縁型双方向 DC-DC コンバータを用いた車載用双方向充電回路」，パワーエレクトロニクス学会誌，Vol.40，p.195 (2015)

【質 疑】

(株)GS ユアサ・遠藤氏

【質問 1】 提案方式において 0[V]ラインにノイズ(新しいサージ電圧)がのっているが、安定性への影響は？放射伝導ノイズへの影響は？

【回答 1】 試作機は安定に動作している。放射伝導ノイズは未測定である。

【質問 2】 高周波数帯域において提案方式が従来方式よりも効率が良い理由は？ また、ロス低減に対する定量評価はどのようにになっているか？

【回答 2】 高周波数帯域において、提案方式が従来方式よりも効率が良い理由は、提案方式の方がスイッチング損失が少ないからである。各部品の損失分析はできておらず、ロス低減に対する定量評価は今後の課題である。

株式会社 村田製作所・細谷氏

【質問 1】 回路トポロジーとしては、センタータップ同期整流方式を用いた双方向フルブリッジコンバータと同じという認識でよいか？

【回答 1】 ご指摘の通りセンタータップ同期整流方式を用いた双方向フルブリッジコンバータと同じである。

【質問 2】 効率の測定において、電力変換回路部分は同じ測定回路を用いているか？

【回答 2】 電力変換回路を変更せず制御回路のみを変更して波形・効率の測定を行っている。

神戸大学・三島氏

【質問 1】 2 次側 MOS-FET の寄生容量はなぜ考慮しないのか？ 技術的な理由はあるか？

【回答 1】 2 次側 MOS-FET の寄生容量の電荷は負荷に供給されて損失にはならないと思われる。1 次側 MOS-FET に発生するサージ電圧には影響しないので本文中では考慮していない。

【質問 2】 電力制御について、周波数制御か位相シフト制御のどちらを用いているか？

【回答 2】 位相シフト制御を用いている。

株式会社 GS ユアサ・山口氏

【質問 1】 図 14 においてサージ電圧の抑制が 160[V]までとなっているが、完全に抑制できない理由は？

【回答 1】 サージ電圧の要因となるのは漏れインダクタンスだけではなく、ラインインダクタンスも考えられる。今回作製した主回路では FET から出力先までの経路が長くなっており、ラインインダクタンスが大きくなってしまったことで、これに起因するサージ電圧等が残っていると考えらる。