新方式デルタ・シグマ変調器を組み込んだ降圧形 DC/DC コンバーター —スイッチングノイズ低減特性—

廣田 敦志* Saad Mekhilef** 中岡 睦雄**

Switching Noise Peaks Reduction Characteristics of High-Frequency Switched Mode Buck DC/DC Converter Embedding Advanced Delta-Sigma Modulation Processing

Atsushi Hirota*, Saad Mekhilef** and Mutsuo Nakaoka**

Abstract - This paper presents the non-isolated step-down (buck) type switched mode DC-DC converter prototype operating under a principle of advanced delta-sigma modulation processing circuit, which is based upon double stage cascade delta-sigma modulation strategy developed by the authors.

The switching noise level reduction characteristics of the delta-sigma modulated DC-DC converter mentioned above are illustrated and discussed as compared with those of buck DC-DC converter prototype operating under the conditions of conventional carrier-based PWM one in addition to a one-stage delta-sigma modulation control scheme.

Of these, it is particularly noted that the switching noise peaks vs. frequency characteristics of two-stage delta-sigma modulation processor-based buck DC-DC converter treaded here are more superior and effective from a practical point of view.

Keywords : Original one-stage delta-sigma ($\Delta\Sigma$) modulator, switched mode buck DC/DC converter, high-frequency switching, advanced two-stage delta-sigma modulator, suppressed switching noise peaks

1. はじめに

近年, SiC/GaN などの新しい高周波スイッチングデバイスが実用化されはじめています。高周波スイッチングデバイスを用いたスイッチング電源として例えば, 高周波インバータ, 高周波チョッパ, Switched Mode Rectifier (SMR), 正弦波 PWM インバータなどが多用されており, さまざまな応用分野で評価検討が活発になされています。一方, スwitching電源では, 機器の高効率化・高電力密度化・高性能化をはかることが不可欠である。これらのスイッチング電源ではスイッチングデバイスの制御パルス幅を高周波変調制御する PWM 方式が幅広く用いられている。ところが, この PWM 方式では, キャリア周波数の整数倍ごとに大きなスイッチングノイズ成分が現われ, 他の電子応用機器へ悪影響を与える問題が重要視されているとともにノイズ規制への対応も求められている。

これらの事柄に対処するため, 著者らはこれまでに通信制御, 電子回路, 信号処理などの分野で発案されたデルタ・シグマ変調回路のパワーエレクトロニクスへの応用に目している[1]-[5]。このデルタ・シグマ変調器ではスイッチが

完全にオン・オフ動作を行うための最小オンパルス幅の問題を回避でき回路設計の簡略化がはかれることなども指摘している[6]-[9]。

そこで本論文では, デルタ・シグマ変調方式 DC/DC コンバータを基本としたアドバンスドデルタ・シグマ変調方式を提案し, 基本となる降圧形 DC/DC コンバータトポロジーを例にとりあげている。基本デルタ・シグマ変調回路をただ単に 1 段構成で DC/DC コンバータの制御系に適用した場合には, 設定値によってはスイッチングノイズ成分が十分に抑制できずメリットがみられない。そこでこれらの問題を回避するために提案方式ではデルタ・シグマ変調回路を 2 段構成方式とし分割設定を行うことにより DC/DC コンバータにおいても実用的に適用できることを明らかにしている[10]。

2. デルタ・シグマ変調回路の構成と原理

<2.1> デルタ・シグマ変調回路の構成と解析

図 1(a), (b)は 1 次のデルタ・シグマ変調回路を示す。この変調回路は比較器(量子化コンパレータ), 1 サンプル遅れ要素(ディレイ), 加減算器から構成されておりクロック信号を基準にして, サンプリングごとに動作を行う。比較器の入力は基準指令値であるアナログ値と 1 サンプル前の誤差の和で構成されるが, 比較器では図(b)に示すようにあらかじめ

* 明石高専 電気情報工学科 兵庫県明石市
Electrical and Computer Engineering, National Institute of
Technology, Akashi College
Akashi-City, Hyogo, Japan

** Department of Electrical Engineering, University of Malaya
Kuala Lumpur, Malaysia

め決めた閾値よりも高い場合には+1を、低い場合にはゼロの離散値を出力し高速 A/D 変換を行う。

比較器の入力 u_i と出力 y_i の誤差 e_i は 1 サンプル遅れで入力にフィードバックされる。ゼロと+1を出力することから 1 ビット変換とも呼ばれ、ここではチョッパ形 DC/DC コンバータへ応用するため、出力はゼロと+1のユニポーラ特性としている。図 1 において、サンプリングされた入力信号シーケンス x_i ($i=0, 1, 2, \dots$)、出力信号シーケンス y_i とし、比較器への入力 u_i と y_i の差を等価的に量子化誤差 e_i とすると、図 1 は図 2 の等価回路で表わすことができる。この図で x_i , y_i および e_i の z 領域での信号を $X(z)$, $Y(z)$, $E(z)$ とすると z 領域での入出力関係は

$$Y(z) = X(z) + (1 - z^{-1})E(z) \quad \text{.....(1)}$$

で表され、時間領域では次式になる。

$$y_i = x_i + (e_i - e_{i-1}) \quad \text{.....(2)}$$

この式から、デルタ・シグマ回路の出力信号 y_i は入力信号 x_i と誤差信号 e_i の差分から構成されることがわかる[11], [12]。 x_i の値が変化するときには誤差平均はゼロで x_i が一定であっても比較器の入力と出力の差は誤差として次のサンプリング時点の動作に対して入力信号に加えられ反映されるために出力の平均は x_i となる。

(a) 1st order delta-sigma modulator.

(b) Input and output characteristics of the quantizer.

図 1 デルタ・シグマ変調回路の基本構成
Fig. 1. Schematic configuration of the 1st order delta-sigma modulation processing.

図 2 デルタ・シグマ変調等価回路

Fig. 2. Equivalent modeling circuit of delta-sigma processing.

<2.2> 基本特性

一般に高周波スイッチング電源では基準となる信号からスイッチングデバイスをオン・オフ制御する制御信号を生成する必要があるが、アナログ基準指令値からスイッチングデバイスの制御信号を生成する段階で A/D 変換誤差が生じる。

図 3 は A/D 変換動作時に生じる量子化誤差のスペクトラムを示している[13], [14]。横軸はクロック信号で決定するサンプリング周波数で正規化した周波数で縦軸は A/D 変換の際に生じる誤差の大きさを表わしスイッチング電源ではスイッチングノイズの原因となる。サンプリング周波数の 1/2 倍のナイキスト周波数の成分までが A/D 変換により変換可能である。

PWM 方式を用いた A/D 変換では、量子化誤差は周波数に対して一様に生じるが、デルタ・シグマ変調回路を用いた場合には低周波領域では図 3 のような量子化誤差が図の曲線より下の部分まで抑制されて変調段階での量子化誤差が減少する。もともとデルタ・シグマ変調回路は通信のデジタル化の過程で生まれた方式であるが、これをスイッチング電源のスイッチ信号発生回路に適用可能とすることに着目している。この場合にも出力指令値と出力の間で誤差が生じるが、ここでスイッチング電源の出力に必要な周波数よりも十分高い周波数でサンプリングを行えば、このスイッチング電源の出力に必要な周波数帯における量子化誤差は周波数に対して一様な特性からデルタ・シグマ変調特性の低周波領域で示されるレベルまで減少させることが明らかになっている。デルタ・シグマ変調特性において高周波領域で増加する量子化誤差は、スイッチング電源の出力に必要な周波数帯から離れているため、スイッチングによる高周波ノイズも簡単なローパスフィルタによって取り除くことが可能である。結果的に、デルタ・シグマ変調回路を用いた場合は、低歪み出力を得ることができる。

<2.3> デルタ・シグマ変調回路のパワーエレクトロニクスへの導入

図 3 量子化誤差スペクトラム

Fig. 3. Modulation noise spectra of the quantized error in A/D conversion.

デルタ・シグマ変調回路においては、比較器の出力が変化しない場合はスイッチへのオン・オフ指令が変化せずスイッチ動作が不要である。また図 1 のデルタ・シグマ変調回路は MPU で構成実現できる。一般にデルタ・シグマ変調方式のスイッチング電源と PWM 制御方式のスイッチング電源のスイッチング回数を同程度とする場合には、デルタ・シグマ変調回路のサンプリング周波数を PWM 方式での三角波キャリア周波数よりも高くとることができる。この関係を表 1 に示す。

また、デルタ・シグマ変調方式はサンプリングごとに動作を行い各サンプリングの間ではスイッチへのオン・オフ指令は変化させないため、この間はスイッチ制御信号も変化せずスイッチの最小オンパルス幅は、サンプリング周波数の逆数で決定されるために最小オンパルス幅問題を回避することが可能で、これによる波形歪みも生じない。これに対して PWM 制御方式では、ごく短い幅のスイッチパルスが生成されて最小オンパルス幅問題が生じたり、デジタル制御化された PWM 制御方式では時間軸に対する離散化による影響を受けてしまうことに注意したい。

図 4 と図 5 にデルタ・シグマ変調方式と PWM 方式の出力波形例を示す。いずれの場合も横軸の時間軸に対して、縦軸の変調回路出力は、ゼロと 1 で表わされるスイッチ制御用の離散値出力 y_i が得られている。図 4 で示されるデルタ・シグマ変調方式の出力 y_i では、出力指令値 x_i の変化に対しては一定幅パルス出力の整数倍の組み合わせの変化がみられることに対して、PWM 方式では、出力の変化は出力パルス幅が変化していることがわかる。

3. 提案アドバンスト デルタ・シグマ変調降圧形 DC/DC コンバータ制御

図 6 は降圧形 DC/DC コンバータの主回路と制御回路の構成例である。この場合、主フィードバックループからの変調回路への指令に対して、誤差が少なく発生するスイッチングノイズも抑制できるスイッチ信号が望まれている。ここでは、図 6 のパルス変調回路ブロックで示されているパルス変調回路の特性を調べる。

この変調回路に三角波キャリア比較 PWM 方式を用いた DC/DC コンバータを図 7 に示す。また先に検討した 1 段構成のデルタ・シグマ変調回路を用いた降圧形 DC/DC コンバータを図 8 に示す。

提案するアドバンストデルタ・シグマ変調方式降圧形

表 1 デルタ・シグマ変調と PWM によるスイッチング
Table 1. Switching operations of delta-sigma modulation and PWM.

項目	$\Delta \Sigma$	PWM
スイッチング周波数	変動	一定
最小オンパルス幅	一定	基準指令値に依存

(a) Normalized output 0.3.

(b) Normalized output 0.7.

図 4 デルタ・シグマ変調方式の出力波形
Fig. 4. Output waveforms of delta-sigma modulator.

(a) Normalized output 0.3.

(b) Normalized output 0.7.

図 5 三角波キャリア比較 PWM 方式の出力波形
Fig. 5. Output waveforms of carrier-based PWM scheme.

DC/DC コンバータを図 9 に示す。図 8 と図 9 のデルタ・シグマ変調回路は MPU で構成実現される。デルタ・シグマ変調回路の出力はゼロと +1 であるからスイッチ信号として使

図 6 降圧形 DC/DC コンバータの一般化制御回路構成システム

Fig. 6. Generalized control system diagram of buck DC/DC converter.

図 7 三角波キャリア比較 PWM 方式降圧形 DC/DC コンバータ

Fig. 7. Carrier-based PWM buck DC/DC converter.

図 8 1 段 1 次デルタ・シグマ変調方式降圧形 DC/DC コンバータ

Fig. 8. One-stage 1st order delta-sigma modulated buck DC/DC converter.

用できる。PWM 方式は三角波キャリア比較 PWM 方式が一般的に用いられる。また 1 段構成のデルタ・シグマ変調方式では変調回路が出力するスイッチ信号が三角波キャリア比較 PWM 方式と似たスイッチ動作の結果となり以下に示すように大きなスイッチングノイズ成分が生じてしまう場合が存在する。

しかし、アドバンスドデルタ・シグマ方式ではデルタ・シグマ変調回路を 2 段接続する改良を加えることで基本デルタ・シグマ変調回路への入力変化を持たせている。これによりデルタ・シグマ変調回路の比較器入力の周期性がな

図 9 提案方式アドバンスドデルタ・シグマ モジュレータベース降圧形 DC/DC コンバータ

Fig. 9. Proposed advanced delta-sigma modulator-based buck DC/DC converter.

くなって、スイッチング周波数がある特定の周波数に集中せずに大きなスイッチングノイズピークが生じない。

またアドバンスドデルタ・シグマ変調回路ではその内部に電圧や電流のセンシングを行うことなくスイッチングノイズの大きなピーク成分を抑制している。ここで、デルタ・シグマ変調回路の入力信号と出力指令などを表2のように定義する。変調回路への指令 V_{ref} は1段目のデルタ・シグマ変調回路への入力 V_{ref1} と2段目のデルタ・シグマ変調回路へ直接入力される V_{ref2} を通してスイッチ制御信号を作り出している。

4. 特性評価と検討

<4.1> シミュレーション手法

図9の提案方式とデルタ・シグマ変調制御DC/DCコンバータ, およびPWM方式についてシミュレーション解析と特性評価を行うこととする。解析手順は下記のとおりである。

- ・ステップ1 DC/DCコンバータのスイッチ状態を決定
- ・ステップ2 モード構成の遷移条件を決定。デルタ・シグマ変調回路やPWM制御によりスイッチ制御を行い降圧形DC/DCコンバータの回路状態モードを決定
- ・ステップ3 整定状態の各種特性を図示
- ・ステップ4 各種特性曲線を作成

という方法で行っている。また本解析は直流電源電圧を1として正規化を行っている。まずもっとも大きいスイッチングノイズ成分が現われると予想される $V_{ref}=0.5$ の場合で検討を行うこととする。表3を共通の解析条件として、表4のように出力指令値を分割して解析を行う。表3の条件は、それぞれ3通りの制御方式のスイッチング周波数 f_s が同程度となるように選択する。

各制御方式により得られた降圧形DC/DCコンバータ出力電圧のスペクトラムを図10から図13に示す。デルタ・シグマ変調方式のスイッチ動作は周期性を持たずに動作するが、サンプル間隔に対して十分長い期間で考えると出力電圧に含まれる周波数成分は平均的に同一とみなせる。ここでは1/60(sec)に対して解析を行っている。これらの図の横軸はDC/DCコンバータの出力電圧に含まれる成分の周波数を表わし、縦軸は出力電圧に含まれるそれぞれの周波数に

表2 シンボルと用語の定義

Table 2. Definitions of symbols and terminologies.

記号	定義
f_s	デルタ・シグマ変調方式のサンプリング周波数
f_c	三角波キャリアベースPWM制御のキャリア周波数
V_{ref}	出力指令 ($=V_{ref1} + V_{ref2}$)
V_{ref1}	1段目デルタ・シグマ変調回路指令
V_{ref2}	2段目デルタ・シグマ変調回路指令
V_o	DC/DCコンバータの出力電圧直流成分

表3 解析条件

Table 3. Analytical conditions.

f_s	61.44 (kHz)
f_c	30.72 (kHz)

表4 出力指令 $V_{ref}=0.5$

Table 4. Divided output references.

(a) 分割出力指令 I	(b) 分割出力指令 II
(a) Divided output command I ($V_{ref}=0.5$)	(b) Divided output command II ($V_{ref}=0.5$)
V_{ref1} 0.4	V_{ref1} 0.35
V_{ref2} 0.1	V_{ref2} 0.15

図10 1段 $\Delta\Sigma$ 変調降圧形DC/DCコンバータ

Fig. 10. Characteristic of previously-proposed one-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref}=0.5$.

(a) Output switched voltage spectrum.

(b) Expand spectrum of switching voltage.

図11 アドバンスド方式2段 $\Delta\Sigma$ 変調降圧形DC/DCコンバータ ($V_{ref1}=0.4$, $V_{ref2}=0.1$)

Fig. 11. Advanced proposed two-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref1}=0.4$ and $V_{ref2}=0.1$.

(a) Output switched voltage spectrum.

(b) Expand spectrum of switching voltage.

図 12 アドバンス方式2段 $\Delta\Sigma$ 変調降圧形 DC/DC コンバータ ($V_{ref1}=0.35$, $V_{ref2}=0.15$)

Fig. 12. Advanced proposed two-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref1}=0.35$ and $V_{ref2}=0.15$.

図 13 三角波キャリアベース信号波比較 PWM 方式

Fig. 13. Carrier-based PWM buck DC/DC converter in the case of $V_{ref}=0.5$.

における正規化した成分を表わしており $f=0(\text{Hz})$ の成分が直流出力となる。

<4・2> 本変調方式の特性と比較

提案したアドバンス方式デルタ・シグマ変調方式を用いた降圧形 DC/DC コンバータではアドバンス方式デルタ・シグマ変調器の特性によって大きなスイッチングノイズ成分が抑制されている。なかでも図 12 の場合にスイッチングノイズピークが低減できていることがわかる。一方、従来の基本デルタ・シグマ変調回路を 1 段構成で用いた方式では大きなスイッチングノイズ成分が現われている。PWM 方式を用いた場合もキャリア周波数の整数倍ごとに大きなスイッチ

ングノイズ成分が現われており、他の電子応用機器へ与えるノイズ対策の面で不利と思われる。当然のことながらこれらいずれの場合においても、降圧形 DC/DC コンバータのスイッチ端子間の直流成分は 0.5 となり指令値 x_i と等しくなっている。

次に、例として降圧形 DC/DC コンバータの指令信号 $V_{ref}=0.7$ として解析を行う。ここでは表 5 のように 2 つの分割出力指令値として解析を行う。結果を図 14 から図 17 に示す。先の場合と同様に図の横軸は、DC/DC コンバータのスイッチングされた出力電圧に含まれる成分の周波数を表し、縦軸はスイッチ出力電圧に含まれるそれぞれの周波数における正規化成分を表しており $f=0(\text{Hz})$ の成分が直流出力となる。この場合も $V_{ref}=0.5$ の場合と同様、アドバンス方式デルタ・シグマ方式ではスイッチングノイズ成分のピークが抑制されていることがわかる。降圧形 DC/DC コンバータでスイッチングされた出力電圧の直流成分は、いずれの場合も 0.7 で指令値と等しくなる。アドバンス方式デルタ・シグマ方式の出力電圧制御特性を図 18 に示す。

これらのことからアドバンス方式デルタ・シグマ変調方式の特徴は表 6 のようにまとめられる。EMI 規制は、周波数帯において許容されるノイズの上限が決められていて PWM 方式では大きなスイッチングノイズが生じてしまうために EMI 規制上限を超えやすいが、デルタ・シグマ変調方式ではノイズピークを抑制できるために EMI 規制に対応しやすい。デルタ・シグマ変調方式の回路構成は、比較器(量子化コンパレータ)、1 サンプル遅れ要素および加減算器で構成され、1 サンプル分のメモリのみで済むために規模を小さくできる。一方、広く用いられている PWM 方式の場合

表 5 出力指令 $V_{ref}=0.7$

Table 5. Divided output references.

(a) 分割出力指令 I		(b) 分割出力指令 II	
(a) Divided output command I ($V_{ref}=0.7$)		(b) Divided output command II ($V_{ref}=0.7$)	
V_{ref1}	0.5	V_{ref1}	0.45
V_{ref2}	0.2	V_{ref2}	0.25

図 14 1 段 $\Delta\Sigma$ 変調降圧形 DC/DC コンバータ

Fig. 14. Characteristic of previously-proposed one-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref}=0.7$.

(a) Output voltage spectrum.

(b) Expanded spectrum.

図 15 アドバンスド方式 2 段 $\Delta \Sigma$ 変調降圧形 DC/DC コンバータ ($V_{ref1}=0.5$, $V_{ref2}=0.2$)

Fig. 15. Advanced proposed two-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref1}=0.5$ and $V_{ref2}=0.2$.

(a) Output voltage spectrum.

(a) Expanded spectrum.

図 16 アドバンスド方式 2 段 $\Delta \Sigma$ 変調降圧形 DC/DC コンバータ ($V_{ref1}=0.45$, $V_{ref2}=0.25$)

Fig. 16. Advanced proposed two-stage delta-sigma modulated buck DC/DC converter in the case of $V_{ref1}=0.45$ and $V_{ref2}=0.25$.

図 17 三角波キャリアベース信号波比較 PWM 方式

Fig. 17. Carrier-based PWM buck DC/DC converter in the case of $V_{ref}=0.7$.

は、キャリア信号の関数を演算したりメモリに保存しておく、これを指令信号と比較しなければならないために回路構成が複雑になったり回路規模が大きくなりやすい。デルタ・シグマ変調方式の出力電圧制御は、比較器から出力されるスイッチ信号が指令値に等しくなれば良いため、スイッチがオンするパルスの割合を指令するが、結果として図 18 に示すように PWM 方式と同様の指令値で制御可能である。

Fig. 18. The output control characteristic of proposed advanced delta-sigma modulated DC/DC converter.

表 6 デルタ・シグマ変調方式とキャリアベース PWM 方式降圧形 DC/DC コンバータの特徴比較

Table 6. Comparative feature between buck DC/DC converters using delta-sigma modulation scheme and carrier-based PWM.

項目	A- $\Delta \Sigma$	PWM
スイッチングノイズピーク	小	大
EMI 規制対策	有利	不利
回路構成	簡単	複雑
最小オンパルス幅制御	不要	要
出力制御	オンサンプル数/全サンプル数	D/T

5. むすび

以上本論文では、高出力 LED ドライバ、DC-UPS、バッテリーチャージャー、太陽電池/燃料電池などの電力インターフェースパワーコンディショナへの適用できるアドバンストデルタ・シグマ($\Delta\Sigma$)変調プロセッシング方式降圧形 DC/DC コンバータを提案した。

1 段構成基本デルタ・シグマ変調方式を降圧形 DC/DC コンバータに適用した場合には、設定値の動作条件によっては出力周波数成分にスイッチングノイズのピーク低減特性が十分得られないことがあって、キャリアベース PWM 方式と同様に大きなスイッチングノイズ成分が生じてしまうことを示した。そこで、提案した 2 段構成改良形のアドバンストデルタ・シグマ変調制御 DC/DC コンバータではデルタ・シグマ変調回路を 2 段構成とする改良を加えた降圧形 DC/DC コンバータについてスイッチングノイズピークの効果的抑制が可能であることを明らかにした。

ここにアドバンストデルタ・シグマ変調回路は複雑な構成をとることなく MPU で実現可能であることを言及したが、アドバンストデルタ・シグマ変調方式は昇圧形 DC/DC コンバータなど他の方式へ適用できることを検討しており、次の機会に報告したい。

(2015 年 8 月 1 日発表)

文 献

- [1] A. Hirota, S. Nagai, and M. Nakaoka, "Performance Evaluations of Delta-sigma Modulated Voltage Source Inverter," Proceedings of IEEE 1999 International Conference on Power Electronics and Drive Systems (PEDS), pp.951-955, July 1999.
- [2] A. Hirota, S. Nagai, and M. Nakaoka, "3-level Three-phase Voltage Source Inverter with Unique Delta-sigma Modulation Scheme", Proceedings of International Power Electronics Conference (PESC), pp.2052-2057, April 2000.
- [3] 廣田敦志, 長井聡, 中岡睦雄「 $\Delta\Sigma$ 変調マルチレベルインバータの振幅制御特性の評価」, 半導体電力変換産業電力電気応用合同研究会, 1998. 10
- [4] 長井聡, 廣田敦志, 中岡睦雄「 $\Delta\Sigma$ 変調制御方式マルチレベルインバータの特性解析」, 電気関係学会関西支部連合大会, 1998. 11
- [5] Atsushi Hirota, Bishwajit Saha, Sang-Pil Mun, and Mutsuo Nakaoka, "A Low Noise Three-phase Matrix Converter Introducing Delta-sigma Modulation Scheme," 37th IEEE Power Electronics Specialists Conference (PESC), June 2006.
- [6] Atsushi Hirota, Bishwajit Saha, Sang-Pil Mun, and Mutsuo Nakaoka, "An Advanced Simple Configuration Delta-sigma Modulation Three-phase Inverter Implementing Space Voltage Vector Approach," 38th IEEE Power Electronics Specialists Conference (PESC), June 2007.
- [7] Atsushi Hirota, Satoshi Nagai, and Mutsuo Nakaoka, "Suppressing Noise Peak Single Phase to Three Phase Ac-ac Direct Converter Introducing Delta-sigma Modulation Technique," IEEE 39th Power Electronics Specialists Conference (PESC), June 2008.
- [8] Atsushi Hirota, Bin Guo, Saad Mekhilef, and Mutsuo Nakaoka, "A Novel Simple Voltage Regulation Method for Uninterruptible Power Supply without Transformer and Voltage Divide Capacitor," IEEE 1st International Future Energy Electronics Conference (IFEEEC), November 2013.

- [9] Atsushi Hirota, Saad Mekhilef, and Mutsuo Nakaoka, "Suppressed Scheme," IEEE International Power Electronics and Application Conference and Exposition (PEAC), November 2014
- [10] 廣田敦志, Saad Mekhilef, 中岡睦雄「アドバンスト デルタ・シグマ変調高周波スイッチング降圧形 DC/DC コンバータのノイズレベル低減」, 第 209 回パワーエレクトロニクス学会定例研究会, 2015.8
- [11] J. C. Candy and G. C. Temes, "Over Sampling Delta-sigma Data Converters Theory Design and Simulation," IEEE Press, 1992.
- [12] S. R. Norsworthy, R. Schreier, and G. C. Temes, "Delta-sigma Data Converters Theory, Design, and Simulation," IEEE Press, 1997.
- [13] E. Dallago and G. Sassone, "Advances in High-frequency Power Conversion by Delta-sigma Modulation," IEEE Transactions on Circuits and Systems I, Vol. 44, No.8, pp.712 -721, August 1997
- [14] F. A. Himmelstoss, K. H. Edelmöser, and C. C. Anselmi, "Analysis of a Quality Class-D Amplifier," IEEE Transactions on Consumer Electronics, Vol. 42, No.3, pp.860-864, August 1996.

廣 田 敦 志

1990 年 3 月神戸大学工学部電気工学科卒業。1995 年同大学自然科学研究科修了。博士(工学)。現在、明石工業高等専門学校電気情報工学科助教。主として高周波スイッチング電源のノイズレベル低減に関する研究に従事。IEEE Senior Member。

Saad Mekhilef

Received the B.Eng. degree in electrical engineering from the University of Setif, Setif, Algeria, in 1995, and the Master's of engineering science and Ph.D. degrees in electrical engineering from the University of Malaya, Kuala Lumpur, Malaysia, in 1998 and 2003, respectively. Currently, Professor and Director of the Power Electronics and Renewable Energy Research Laboratory (PEARL), Department of Electrical Engineering, University of Malaya. He is actively involved in industrial consultancy for major corporations in the power electronics projects. His research interests include power conversion techniques, control of power converters, renewable energy, and energy efficiency. IEEE Senior Member.

中 岡 睦 雄

大阪大学大学院工学研究科博士課程修了。工学博士。山口大学理工学研究科教授(現名誉教授)を経て Kyungnam University 特任教授, University of Malaya 客員教授。兵庫県科学技術井植賞, 2001 年 IEE-UK, Compton Premium Paper Award, 2009 & 2013 IEEE PEDS Best Paper Awards, 2009 年電気学会産業応用特別賞などを受賞。2001-2006 IEEE-IES Japan Chapter Chairman。電子情報通信学会, 電気設備学会など各会員。IEEE Life Member。

【 質 疑 】

(株) 村田製作所 細谷達也 氏

【質問1】 表6に示す項目について、なぜそのようなものかの本質的な技術的根拠を簡潔に説明して下さい。

【回答】 スイッチングノイズピークについて； デルタ・シグマ変調方式では、比較器の入出力間で生じる誤差が次のサンプリング時の比較器の入力に反映されることでデルタ・シグマ変調回路の比較器への入力周期性を持ちにくくなる。結果として、スイッチ制御信号も一定の周期では変化せず、キャリアベース PWM 方式とは異なり特定の周波数でのスイッチ動作が行われることがなくなり、代わりに様々な周波数でのスイッチ動作によるノイズ成分が現われてノイズピークは抑制される。

EMI 規制対策について； EMI 規制では、周波数帯において許容されるノイズの上限が決められている。PWM 方式では大きなスイッチングノイズ成分が生じてしまうために、EMI 規制上限を超えやすくなってしまいが、デルタ・シグマ変調方式ではノイズピークを抑制できるため EMI 規制に対応しやすくなる。

回路構成について； PWM 方式の場合は、三角波キャリア信号の関数を作成したり、メモリに保存しておき、これを指令信号と比較しなければならないために構成が複雑になったり、回路規模が大きくなる。一方、デルタ・シグマ変調方式は、比較器、1 サンプル遅れ要素および加減算器で構成されるために回路構成は簡単になり、1 サンプル分のメモリのみで済むために規模も小さくなる。

最小オンパルス幅制御について； PWM 方式では、ごく幅の狭いパルスがスイッチ制御信号として生成されることが起こる。これを単純にスイッチ素子の制御に用いるとスイッチ動作が完了できなくなる。またスイッチ素子の速度に合わせたパルス幅とみなすときには歪みが生じる。これに対して、デルタ・シグマ変調方式では、スイッチ素子のスイッチ速度を考慮してサンプリング周波数を決めておくことが可能である。デルタ・シグマ変調方式では原理的にサンプリング周波数の逆数以下のパルス幅は出力されないために、最小オンパルス幅制御を行う必要はなくなる。

出力制御について； PWM 制御方式の場合、出力電圧制御はスイッチのオンデューティを制御する。デルタ・シグマ変調制御で出力電圧を制御するときには、比較器から出力されるスイッチ制御信号がスイッチをオンするパルスの割合を制御するため、結果として PWM と同様の指令値で出力制御可能になる。

出力ローパスフィルタ設計について； デルタ・シグマ変調方式ではスイッチングノイズピークを抑制可能である。出力ローパスフィルタは、スイッチングノイズピークレベルに対しても抑制可能なように設計しなければならないが、デルタ・シグマ変調方式では生じるスイッチングノ

イズピークを抑制できることとなり出力ローパスフィルタの減衰量の要求がゆるやかで設計も容易になる。

【質問2】 デルタ・シグマにおける最小オンパルスを一応とした場合とデジタル PWM における基準信号値に依存して最小値を設定した場合とを比較して、どのような差（長所）があるのかを説明して下さい。

【回答】 デルタ・シグマ変調方式の場合、スイッチ素子の速度を考慮して最小オンパルス幅を決めておくことができるため、時間軸方向に対する離散化の誤差は生じないが、デジタル PWM では、新たに時間軸方向に対する離散化による誤差が生じてしまう。従って、デルタ・シグマ変調方式では、時間軸方向での離散化の誤差が生じないという長所も有している。

(株) 三社電機製作所 勝嶋 肇 氏

【質問】 結果のグラフは縦軸を Amplitude とされているが、一回のスイッチングで発生する過渡的な現象は PWM もデルタ・シグマも同様と思われるが、なぜ振幅が変わるのか？平均値か？

【回答】 解析は期間を区切って行っている。解析に便利な 1/60 (sec) という区間で区切って解析を行っているが、サンプリング間隔に対して十分長い区間で区切りこの区間に対する解析を行うことで出力に含まれる周波数を解析することができる。また、デルタ・シグマ変調方式のスイッチングは周期的ではないが、サンプリング間隔に対して十分に長い区間で区切るとどの区間に対してもほぼ同じスペクトラムが得られる。

岡山大学 平木 英治 氏

【質問】 等価スイッチング周波数が低下し、インダクタ、キャパシタ等の設計が厳しくならないか？

【回答】 等価スイッチング周波数が低下することにより、インダクタやキャパシタ等の飽和に対する影響がないとは言えない。しかしながら、デルタ・シグマ変調方式では、サンプリング周波数を十分に高くとっておくため、インダクタやキャパシタの設計が厳しくはならない。