高性能，低消費電力を目指す CMOS デバイス構造の今後の発展*

Future Evolution of CMOS Devices Targeting on High-performance and Low Power

大路 譲
Yuzuru OHJI

Key words High-k gate dielectrics, metal gate, gate stack, HfSiON, Fermi level pinning

1. はじめに

電子デバイスおよびそれを用いた電子機器の市場の拡大は、Moore の法則を指導原理とし、ITRS ロードマップを道標として進んできた。この間、日本の半導体メーカーが全盛を謳歌した DRAM ビジネスの時代から、市場環境、製造技術・装置の環境は大きく変わり、半導体産業は資金とビジネスコンセプトをもつ者が自由に参入できる事業領域に移ってきた。一方、素子の微細化の進展は、物理的にこれまでにない高い障壁に直面している。LSI の製造において制御すべきデバイス各部の寸法は物理現象の素過程に関わる物理量の大きさに近づいており、1 チップに集積されたトランジスタの数は十億個を優に超えて、統計物理の見方を取り入れた製造技術の開発が必要とされている。このような物理限界に挑戦するデバイスの開発および製造に掛かるコストは、Moore の法則を支えてきたチップコストの一律的な低減を難しくし、半導体産業そのものの有り方が問われるに至っている。

このように素子の微細化に陰りが見え始めた昨今、Moore の法則に頼らない More than Moore、すなわち、MOS トランジスタの微細化に頼っていたロジックやメモリといった大規模集積回路にアナログ、高周波、高耐圧、パワー、センサー、等のデバイスを集積することにより新たな市場の拡大を図り、引き続き半導体産業の拡大を図っていこうという考え方も議論され始めている。また Si-CMOS に替わる微細化、高性能化、高集積化を担うデバイスの探求も進められている。

しかしながら、これまでの Si-CMOS 微細化による高集

積化の速度は3年で2倍と恐ろしいほど早く、新規デバイスを Si-CMOS の完成レベルにまで引き上げるに十分な時間はない。そこで新規デバイスの開発を進める一方で、Si-CMOS の極限に向かった微細化を突き進めることが重要な課題となっている。

近年、日本の半導体産業の世界市場における地盤沈下が喧伝されているが、上記のような技術、事業、両面での半導体産業の質的転換の時期は、日本の半導体産業が再度世界のリーダーになるチャンスともいえる。

本稿では、hp45 nm 以降の Si-CMOS デバイスの微細化において、トランジスタの微細化と性能向上を実現してゆくためのフロントエンドプロセス技術に焦点を絞って現状を概説する。

2. CMOS 微細化のトレンド：ブースター技術

ITRS (International Technology Roadmap for Semiconductors) ロードマップ¹⁾は15年先を見た半導体産業の主要動向予測を行い、半導体研究開発の有効な指針にしようと、ヨーロッパ・日本・韓国・台湾・米国の5地域の専門家が参加、作成しているものである。2007年 ITRS ロードマップによる微細化トレンドでは、微細化の先頭を走るフラッシュメモリの45 nm 技術が2008年、32 nm 技術が2011年、23 nm 技術が2014年、16 nm 技術が2017年となっており、DRAM と MPU がそれに2年遅れて続いている。

MPU を構成するロジックトランジスタは、その性能(オン電流とオフ電流)から、High Performance (HP), Low Operation Power (LOP), Low Standby Power (LSTP) の三つに分類して議論されている。ITRS では、重要な性能指標として速度性能 ($C \cdot V_{dd}/I_{on}$)、動作時電力 ($C \cdot V_{dd}^2$)、待機時電力 (I_{off})、のロードマップを策定している。90 nm ノードまでの CMOS デバイスはこれらのロードマップを実現するために Dennard のスケールリング則²⁾に沿ったゲート長の縮小により、上記指標性能を達成してきた。しかし、65 nm ノード以降の微細化に対してはゲート長の縮小だけでは十分な性能を得ることが難し

*原稿受付 平成 20 年 3 月 26 日

** (株) 半導体先端テクノロジーズ (茨城県つくば市小野川 16-1)

大路 譲

1977 年東京大学大学院工学系研究科修士課程卒業。同年 (株) 日立製作所入社。2003 年 (株) ルネサステクノロジに転籍。2006 年 (株) 半導体先端テクノロジーズに出向。CMOS フロントエンドプロセスの開発に従事し、現在に至る。

図1 45 nm ノード以降、MOS トランジスタ構造の各部に導入が予想されるテクノロジーブースタ技術

くなっている。具体的には、オン電流、短チャネル効果抑制、消費電力低減などの要求項目すべてを CMOS のスケールリングだけで達成することが困難な状況にある。スケールリングに伴って増大するプロセスのばらつき、例えば、寸法のグローバル、ローカルなばらつき、不純物濃度、組成、結晶性、欠陥密度のゆらぎ、局所応力、歪のゆらぎ、などは、 V_{th} 、移動度、抵抗、容量、等のデバイス特性をばらつかせ、スケールリングそのものを難しくしている。そこで、ゲート長縮小以外のトランジスタ性能向上策として、テクノロジーブースター³⁾と呼ばれる幾つかの方法が検討されている。45 nm ノード以降、MOS トランジスタ構造の各部に導入が予想される技術を図1に示した。同図に示した技術の中でチャネルに歪を加えて実効移動度を向上させる技術は、既に 65 nm ノードから全面的な実用化の段階に入っている。始めに、Si/SiGe 層の格子定数の違いを利用した歪 Si 基板の 2 軸性歪による電子および正孔の移動度向上の研究が進められたが、2003 年ごろに、高い内部応力をもつ絶縁膜をゲート上に重ねる方法、あるいはソース/ドレイン領域に SiGe 層を成長させる方法などの外部からの応力印加による 1 軸性のチャネル歪印加方法(プロセス歪)が相次いで提案された⁴⁾⁵⁾。これによりチャネル歪の実用化が急速に進んだ。2007 年に Intel 社が発表した CMOS デバイスでは、これらの歪導入技術を駆使して、NMOS のオン電流で $1.36 \text{ mA}/\mu\text{m}$ 、PMOS で $1.07 \text{ mA}/\mu\text{m}$ と非常に高い値を達成している⁶⁾。

次いで実用化が検討されているのが High-k/メタルゲート技術であり、次章で詳細な議論をする。それ以外の、極薄膜ボディ SOI、ダブルゲート、マルチゲート、擬バリスティック伝導、等のブースター技術については、各研究機関、各デバイスメーカーにおいて研究開発が進められているが、トランジスタの構造、プロセスが大きく変わると考えられることから、実用化は現状の CMOS トランジスタの微細化極限を迫及した後になるだろうと考えられる。

3. High-k/メタルゲート

3.1 ゲートスタック構造

2007 年末に High-k/メタルゲートを搭載した Intel 社の CMOS 製品が市場に投入され、この技術も既に実用化競争の段階に入ったといえる。混乱を避けるために注意をしておくと、同社はこの技術を 45 nm Logic Technology と

表現しているが、技術の内容は ITRS ロードマップの 2007 年のいわゆるハーフピッチ 65 nm 技術に相当するものであり、ITRS2005 で予測してきた通りのスケジュールで High-k 膜の実用化を達成したことになる。

2000 年代に入り、これまで使用してきた SiON ゲート絶縁膜の薄膜化限界が現実味を帯びるに至って、高誘電率材料、いわゆる High-k ゲート絶縁膜の開発に拍車がかかった。当初は Zr_2O_5 、 Ta_2O_5 、 TiO_2 、 Al_2O_3 、 HfO_2 、希土類酸化物等多くの High-k 膜が候補となったが、現時点では Hf 酸化物系の High-k 膜が主流になった。High-k 膜に対する諸要請は、実効酸化膜厚 (EOT) を 1 nm 以下にまで低減 (スケールリング) できること、リーク電流を SiO_2 比で 3~4 桁低減できること、比誘電率が 10 (長期的には >20) 以上であること、 SiO_2 に匹敵するキャリア移動度を実現できること、CMOS のしきい値電圧 (V_{th}) を 0 V 近くまで制御できること、CMOS の電気特性において SiO_2 と同等の低ばらつきを実現できること、特性の安定性・再現性に優れていること、10 年の信頼性を保証できること、等である。これに対し隘路となったのは、Si と HfO_2 との界面で生ずる酸化還元反応により発生する酸素空孔などが原因となって、フェルミレベルがミッドギャップ付近に固定化されてしまい、MOS トランジスタのしきい値が制御できない現象 (Fermi Level Pinning) である。2003 年に Hobbs 等⁷⁾が多結晶 Si 電極と HfO_2 膜あるいは Al_2O_3 膜の界面に生ずる欠陥に起因する Fermi Level Pinning 現象のモデルを提案し、この現象が避けがたい本質問題として捉えられるようになった。Shiraishi 等⁸⁾は HfO_2 から Si への酸素移動による酸素空孔の発生と電子の移動でこの現象に対するモデルを提示した。この現象を回避するため、多結晶 Si に代え金属電極を採用することが有効であるが、フラットバンド電圧 V_{fb} の変動は電極/High-k 膜界面の現象だけでは説明しきれない。Toriumi 等⁹⁾は、もう一つの界面である High-k 膜/ SiO_2 界面での現象に注目し、 HfLaOx 膜中の La 組成を膜厚方向に精密に制御した実験で、High-k 膜/ SiO_2 界面でのダイポールの存在を示し、このダイポールによって V_{fb} の値が決まっていることを主張している。これらの結果から、High-k ゲート絶縁膜採用に当っては金属電極を用いるとともに、High-k 膜/ SiO_2 界面を制御する技術が必要と考えられる。

金属電極では多結晶 Si のように不純物ドーピングにより仕事関数を変えることができないため、PMOS、NMOS に異なる仕事関数をもつ金属電極を用いねばならない。ゲート電極/ゲート絶縁膜の構造をゲートスタック構造と呼び、図2に示す以下の構造が提案されている。① 2 種類の金属電極を 1 種類の High-k 絶縁膜上に形成する (Dual Metal Gate/Single High-k = DMSH)、② 2 種類の金属電極を 2 種類の High-k 絶縁膜上に形成する (Dual Metal Gate/Dual High-k = DMDH)、③ 1 種類の金属電極を 2 種類の High-k 絶縁膜上に形成する (Single Metal Gate/Dual High-k = SMDH)、④ 2 種類の金属シリサイドを 1 種

図2 4種のゲートスタック構造

半導体技術ロードマップ専門委員会平成17年度報告を参考

図3 3種類の High-k/Metal Gate 形成プロセス

類の High-k 絶縁膜上に形成する (Full Silicide Gate), の 4 種のゲートスタック構造が考えられる。これに加えて, 図3で示す形成プロセスが異なる 3 種類トランジスタ構造があり, CMOS の形成プロセスはこれらの組合せから選択する。このようなプロセスの選択に当っては前記の High-k 膜に対する諸要請を満たした上で, 最もシンプルな CMOS 形成プロセスを選んでゆく必要がある。図3のトランジスタ構造の内, Gate First 構造の形成プロセスは従来の MOS トランジスタ製造プロセスを踏襲したものであり, 今後のゲート長微細化にも対応可能な構造として開発が期待されている方法である。一方, Gate Last/Damascene gate 構造は金属電極/High-k 絶縁膜界面にソース/ドレイン拡散層形成時の熱負荷が掛からないため,

Fermi Level Pinning 現象を回避する有望な方法であるが, 狭い空隙に複雑な電極の埋め込みを行わねばならず, 将来に向けた微細化への対応に不安がある。また Full Silicide Gate 構造は PMOS/NMOS に対する異なる Silicide 相の制御, 同一チップ上にあるゲート長, 幅の異なるトランジスタにおける Silicide 形成の制御などにおけるプロセス複雑化への懸念がある。

図4は Gate First Dual Metal Gate/Single High-k 構造 CMOS を形成するための代表的なプロセスフローである¹⁰⁾。PMOS 側の仕事関数を決める金属電極を付け直すため工程数が増加すること, この付け直しの工程中に High-k 絶縁膜表面がエッチング薬液や洗浄薬液にさらされダメージを受ける恐れがあること, などの問題点はある

図4 デュアルメタルゲート CMOS プロセスフロー

図5 PMOS/NMOS の断面透過電子顕微鏡写真の例

が、現時点では Dual Metal Gate 構造形成のための最も現実的な方法として提案がなされている。図5は同様な方法で形成した PMOS/NMOS の断面透過電子顕微鏡写真の例である。

一方、Single Metal Gate/Dual High-k 構造 CMOS に対しては図6に示すような構造の提案がされており、Al, La, Mg 等の元素添加によって PMOS/NMOS のシンメトリカルかつ低い V_{th} を実現できることが示されている。この構造の利点は、金属電極の構造が PMOS/NMOS で同一であるために、ゲート加工の微細化がより容易になる点にある。PMOS に対する High-k 膜への Al の混入、NMOS に対する La あるいは Mg の混入は見掛け上電極の仕事関数をそれぞれバンド端に近づける効果をもっている。また、La や Mg は NMOS の電子移動度を向上させる効果があることも報告されている¹¹⁾。電子移動度に影響する要因は Saito 等¹²⁾によってよく整理されている。ここで挙げられている Fixed charge, Remote-surface-roughness, Remote phonon, Phase-separation or Crystallization, Interface dipoles, Interface trap,

図6 Al, La, Mg 等の元素添加による PMOS/NMOS のシンメトリカルかつ低い V_{th} をもつ Single Metal Gate/Dual High-k 構造 CMOS の提案

Surface roughness 等の要因の内、Toriumi 等の報告⁹⁾にもあるように Al, La, Mg の効果は Interface trap ないしは Interface dipoles によるものではないかと思われるが、 V_{th} の変動と電子移動度の向上効果を統一的に説明できる物理モデルはまだ見いだされていない。今後、このゲートスタック構造における NBTI (Negative Bias Temperature Instability) や PBTI (Positive Bias Temperature Instability) 等の信頼性の十分な評価結果が得られれば、High-k/メタルゲート CMOS デバイスの挙動についての理解が大きく前進するものと期待される。

3.2 ゲート絶縁膜の薄膜化

ゲートスタック構造の選定に当たっては、High-k ゲート絶縁膜の薄膜化の見通しを考慮することも重要である。ゲート絶縁膜の膜厚を議論するに際しては、従来の MOS ゲート絶縁膜に用いられてきた SiO_2 の比誘電率で規格化した EOT (Equivalent Oxide Thickness) を用いることが多い。High-k 絶縁膜を採用するに当たっては、より高い誘電率の材料を選び、物理的な膜厚を保ってリーク電流を抑えながら EOT を低減する努力が払われている。しかし、Si の酸化物生成自由エネルギーが大きいため Si 基板と High-k 絶縁膜の界面にはある厚さの Si 酸化層が存在することを避けることができない。そのため、EOT の低減はこの Si 酸化層の厚さによって下限が律則される。翻って、この Si 酸化層の存在は従来の MOS デバイスもっていた優れた界面特性を保持する役割を担っており、優れた電気特性を得るためには不可欠な要素となっている。したがって、EOT を低減するためには High-k 膜の高誘電率化、薄膜化と同時に、界面酸化膜層の薄膜化を進めなければならない。このとき、リーク電流の増加を抑制すること、 V_{th} の変動や信頼性に影響する膜中や界面の電荷トラップ生成を抑制することが必要である。図7は EOT とリーク電流 J_g の関係を表しており、hp45 nm, hp32 nm, hp22 nm に対する EOT と J_g の要求値が☆印で示してある。図中に●および○で示したデータにより HfSiON 膜に対して窒化のプロセスを最適化することにより上記要求値に対応しうるゲート絶縁膜を形成できることが示されている¹³⁾。hp22 nm 以降の技術に向けた

図7 HfSiON 膜の EOT とリーク電流 J_g の関係

EOT=0.5 nm 以下への薄膜化は、界面酸化膜層が存在しない、すなわち MOS トランジスタのチャネルを構成する Si 基板と High-k 絶縁膜が Si 酸化層を介さずに接触する構造の開発が必要であり、幾つかの先駆的提案と実験結果が報告⁹⁾されているが、上述のようなゲートスタック構造に対する要請に応えられる技術にするためにはさらに多くの研究努力が必要である。

以上のように、High-k/メタルゲート技術はようやく実用化に踏み出した状況にあるが、hp45 nm 以降の LSI の量産に対しては微細化、プロセス安定性、信頼性、より簡素なプロセス・デバイスの開発、製造コスト低減など多くの改良の必要が待ち受けている。40 年以上にもわたって使い続けられてきた従来の Poly-Si/SiO₂ 構造の MOS デバイスについてもいまだに多くの未解明の部分があることを考えても、High-k/メタルゲート技術に対してさらに多くの努力が払われるべきと思われる。

3.3 ばらつき制御

サブ 100 nm の技術世代では、トランジスタや配線などの個々の素子性能におけるばらつきが LSI としての性能を律則してしまう可能性が高くなってきた。例えば SRAM では、セル内の PMOS と NMOS のしきい値電圧がばらつくために動作電圧 1V 以下では十分な動作領域が取れず、LSI としての歩留を確保できないことが危惧されている。しきい値電圧のばらつきの原因としては、ゲート電極加工時における LER (Line Edge Roughness) や LWR (Line Width Roughness) 等の局所的な寸法ばらつき、チャネルに掛かる応力のばらつき、不純物の離散的なばらつき等が挙げられる。これまで平均化されて電気的には見えていなかった物理パラメータのばらつきが、微細化に伴い回路特性を左右するデバイス特性ばらつきとして顕在化してきたといえる。このような問題に対し、回路設計側からは製造ばらつきをあらかじめ設計に織り込む DFM (Design for Manufacturing) 技術の開発が進んでいるが、一方で、ばらつきの物理要因の解析を通して、ばらつきに耐性をもつプロセス・デバイスの開発の重要性が増している。前節までで述べたブースター技術の導入は新たなばら

つきの要因を持ち込む恐れにもつながり、High-k/メタルゲートなどの新技術の開発にはばらつきの観点からの技術開発が欠かせない。High-k/ゲートスタックの構造と CMOS 形成プロセスは Saito 等が挙げた移動度に影響する各種要因に対し、ばらつきの観点からも大きく影響することが懸念される。Al や La 等の元素添加やシリサイドゲート等、電極材料の組成を制御して V_{th} を制御する技術においては、ウェハ面内のグローバルなばらつきと同時に SRAM セル内における V_{th} マッチングのようなローカルなばらつきにも注意を払う必要がある。そのためには、ゲートスタック構造内に存在する各種界面で生ずる物理現象を十分に理解し、その現象理解に立脚した CMOS プロセスの開発が必要である。

4. ま と め

以上述べてきた通り、エレクトロニクス産業の糧である半導体産業にとって CMOS 微細化への努力を緩めることは許されない。45 nm 以降の微細化に対し、設計のロードマップから導かれるデバイスの性能を達成するために、プロセスのばらつきも含んで様々なプロセス・デバイスの物理限界を乗り越える必要がある。事業として先端技術を開花させるためには、CMOS の極限微細化の追求とデバイス・プロセスの簡素化、「ばらつき」の物理理解とプロセスの精密制御技術、等の開発を先端開発部門から量産現場に至るまで整合性よく、タイムリーに進める必要がある。本稿で主に述べた High-k/メタルゲート技術も本年から製品技術として本格的な量産の実績が積み上がっていくことと思われるが、微細化限界の追求の中でさらに精密で高度な技術に仕上げてゆく必要がある。

参 考 文 献

- 1) International Technology Roadmap for Semiconductors 2005 Edition.
- 2) R.H. Dennard, F.H. Gaensslen, H.-N. Yu, V.L. Rideout, E. Bassous and A. R. LeBlanc: Design of Ion-implanted MOSFET's with Very Small Physical Dimensions, IEEE Journal of Solid-State Circuits, **9** (1974) 256.
- 3) International Technology Roadmap for Semiconductors 2005 Edition, Executive Summary, (2003) 3.
- 4) S. Takagi, T. Mizuno, T. Tezuka, N. Sugiyama, T. Numata, K. Usuda, Y. Moriyama, S. Nakaharai, J. Koga, A. Tanabe, N. Hirashita and T. Maeda: Channel Structure Design, Fabrication and Carrier Transport Properties of Strained-Si/SiGe-on-insulator (strained-SOI) MOSFETs, Dig. of Int. Elect. Device Meeting, (2003) 3.3.1.
- 5) K. Goto, S. Satoh, H. Ohta, S. Fukuta, T. Yamamoto, T. Mori, Y. Tagawa, T. Sakuma, T. Saiki, Y. Shimamune, A. Katakami, A. Hatada, H. Morioka, Y. Hayami, S. Inagaki, K. Kawamura, Y. Kim, H. Kokura, N. Tamura, N. Horiguchi, M. Kojima, T. Sugii and K. Hashimoto: Technology Booster Using Strain-Enhancing Laminated SiN (SELS) for 65 nm Node HP MPUs, Dig. of Int. Elect. Device Meeting, (2004) 209.
- 6) K. Mistry, C. Allen, C. Auth, B. Beattie, D. Bergstrom, M. Bost, M. Brazier, M. Buehler, A. Cappellani, R. Chau, C.-H. Choi, G. Ding, K. Fischer, T. Ghani, R. Grover, W. Han, D. Hanken, M. Hattendorf, J. He, J. Hicks, R. Huessner, D. Ingerly, P. Jain, R. James, L. Jong, S.

- Joshi, C. Kenyon, K. Kuhn, K. Lee, H. Liu, J. Maiz, B. McIntyre, P. Moon, J. Neiryneck, S. Pae, C. Parker, D. Parsons, C. Prasad, L. Pipes, M. Prince, P. Ranade, T. Reynolds, J. Sandford, L. Shifren, J. Sebastian, J. Seiple, D. Simon, S. Sivakumar, P. Smith, C. Thomas, T. Troeger, P. Vandervoorn, S. Williams and K. Zawadzki : A 45nm Logic Technology with High-k + Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging, Dig. of Int. Elect. Device Meeting, (2003) 247.
- 7) C. Hobbs, L. Fonseca, V. Dhandapani, S. Samavedam, B. Taylor, J. Grant, L. Dip, D. Triyoso, R. Hegde, D. Gilmer, R. Garcia, D. Roan, L. Lovejoy, R. Rai, L. Hebert, H. Tseng, B. White and P. Tobin : Fermi Level Pinning at the PolySi/Metal Oxide Interface, Symposia on VLSI Technology Dig., (2003) 9.
- 8) K. Shiraishi, K. Yamada, K. Torii, Y. Akasaka, K. Nakajima, M. Kohno, T. Chikyo, H. Kitajima and T. Arikado : Physics in Fermi Level Pinning at the PolySi/Hf-based High-k Oxide Interface, Symposia on VLSI Technology Dig., (2004) 108.
- 9) A. Toriumi, K. Kita, K. Tomida, Y. Zhao, J. Wdziez, T. Nabatame, H. Ota and M. Hirose : Materials Science-based Device Performance Engineering for Metal Gate High-k CMOS, IEDM '07 Technical Digest., (2007) 53.
- 10) F. Ootsuka, Y. Tamura, Y. Akasaka, S. Inumiya, H. Nakata, M. Ohtsuka, T. Watanabe, M. Kitajima, Y. Nara and K. Nakamura : Full-Metal-Gate Integr Ation of Dual-Metal-Gate HfSiON CMOS Tr Ansistors by Using Oxidation-Free Dummy-Mask Process, Ext. Abst. of the 2006 Int. Conf. on Solid State Devices and Materials, (2006) 1116.
- 11) N. Mise, T. Morooka, T. Eimori, S. Kamiyama, K. Murayama, M. Sato, T. Ono, Y. Nara and Y. Ohji : Single Metal/Dual High-k Gate Stack with Low Vth and Precise Gate Profile Control for Highly Manufacturable Aggressively Scaled CMISFETs, Dig. of Int. Elect. Device Meeting, (2007) 527.
- 12) S. Saito, D. Hisamoto, S. Kimura and M. Hiratani : Unified Mobility Model for High-lc Gate Stacks, IEDM '03 Technical Digest., (2003) 33.3.1.
- 13) Y. Nara, F. Ootsuka, S. Inumiya and Y. Ohji : High-k/Metal Gate Stack Technology for Advanced CMOS, 8th ICMICT, (2006) 360.